资源描述：
《计算机的组成原理复习地的题目》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、实用标准文档第二章设ｘ＝2010×0.11011011,ｙ＝2100×(－0.10101100),求ｘ＋ｙ。[解:] 为了便于直观理解,假设两数均以补码表示,阶码采用双符号位,尾数采用单符号位,则它们的浮点表示分别为[ｘ]浮＝00010, 0.11011011[ｙ]浮＝00100, 1.01010100<1>求阶差并对阶 △E＝Eｘ－Eｙ＝[Eｘ]补＋[－Eｙ]补＝00010＋11100＝11110即△E为－2,ｘ的阶码小,应使Mｘ右移两位,Eｘ加2, [ｘ]浮＝00100,0.00110110(11)其中(1
2、1)表示Mｘ右移2位后移出的最低两位数。<2>尾数求和 0.00110110(11) ＋ 1.01010100 ──────────────── 1.10001010(11)<3>规格化处理尾数运算结果的符号位与最高数值位同值,应执行左规处理,结果为1.00010101(10),阶码为00011。<4>舍入处理采用0舍1入法处理,则有 1.00010101 ＋ 1 ──────
3、────────── 1.00010110<5>判溢出阶码符号位为00,不溢出,故得最终结果为 ｘ＋ｙ＝2011×(－0.11101010)第三章存储器1、课本作业：P101：3，4题2.、已知cache/主存系统效率为85%，平均访问时间为60ns，cache比主存快4倍，求主存储器周期是多少？cache命中率是多少？解：因为：ta=tc/e所以：tc=ta×e=60×0.85=510ns(cache存取周期)tm=tc×r=510×4=204ns(主存存取周期)因为：e=1/[r+(1–r)H
4、]所以：H=2.4/2.55=0.943、SRAM芯片有17位地址线和4位数据线。用这种芯片位32位字长的处理器构成1M×32位的存储器，并采用模块板结构。问（1）若每个模块板为256K×精彩文案实用标准文档32位，需要几块板？（2）每块板内共需多少片这样的芯片。（3）整个存储器需用多少这样的芯片。（4）哪些地址线作为片选信号线。第四章指令系统1、指令格式如下所示，其中OP为操作码，试分析指令格式特点。1812109540OP———源寄存器目标寄存器解：（1）单字长二地址指令。（2）操作码字段OP可以指定27=128条指令。（3）源寄存器和目
5、标寄存器都是通用寄存器（可分别指定32个），所以是RR型指令，两个操作数均存在寄存器中。（4）这种指令结构常用于算术逻辑类指令。2、指令格式如下所示，OP为操作码字段，试分析指令格式的特点。15107430OPX源寄存器基值寄存器位移量（16位）解：（1）双字长二地址指令，用于访问存储器。（2）操作码字段OP为6位，可以指定26=64种操作。（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基值寄存器和位移量决定），所以是RS型指令。（4）X两位，说明有4种寻址方式第五章1.某计算机有如下部件：ALU，移位器，主存M，主存数据
6、寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0——R3，暂存器C和D。（1）请将各逻辑部件组成一个数据通路，并标明数据流向。（2）画出“ADDR1，（R2）+”指令的指令周期流程图，指令功能是（R1）+（（R2））→R1。移位器MDRR0IRR1PCMMR2CALUMARR3D图B6.2解：（1）各功能部件联结成如图所示数据通路：精彩文案实用标准文档移位器MDRR0IRR1PCMR2CALU+1MARR3D图B6.4（PC）→MAR（2）此指令为RS型指令，一个操作数在R1中，另一个操作数在R2为地址的内存单元中，相加结果
7、放在R1中。送当前指令地址到MARM→MDR→IR，（PC）+1取当前指令到IR，PC+1，为取下条指令做好准备译码（R1）→C①（R2）→MAR②M→MDR→D③（C）+（D）→R1④图B6.5(说明)：①：取R1操作数→C暂存器。②：送地址到MAR。③：取出内存单元中的操作数→D暂存器。④：相加后将和数→R1。2、CPU结构如图B9.1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。（1）标明图中四个寄存器的名称。（2）简述指令从主存取到控制器的数据通路。（3）简述数据在运算器和主存
8、之间进行存/取访问的数据通路。精彩文案实用标准文档图B9.1（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器，d为程序计数器PC。主存M→缓冲寄
