基于vhdl语言的出租车计费器设计说明书

《基于vhdl语言的出租车计费器设计说明书》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、目录课题名称出租车计费器1第一章设计指标21.1任务要求21.2设计原理21.2.1车速控制模块21.2.2里程动态显示模块21.2.3计费动态显示模块2第二章系统框图2第三章各单元电路设计33.1输入选择模块33.1.1说明33.1.2模块图33.1.3程序33.2状态模块33.2.1说明33.2.2模块图43.2.3程序43.3分频模块53.3.1说明53.3.2模块图53.3.3程序53.4计数模块63.4.1说明63.4.2模块图63.4.3程序63.5显示译码模块83.5.1说明83.5.2模块图83.5.3程序83.6顶层程序93.6.1

2、说明93.6.2模块图103.6.3程序10第四章总电路图12第五章工作原理125.1选择输入模块125.2状态模块125.3分频模块125.4计数模块125.5显示模块13第六章心得体会1316参考文献13课题名称出租车计费器内容摘要：随着EDA技术的高速发展，电子系统的设计技术和工具发生了深刻的变化，大规模可编程逻辑器件CPLD／FPGA的出现，给设计人员带来了诸多方便。利用它进行产品开发，不仅成本低、周期短、可靠性高，而且具有完全的知识产权。该系统利用VHDL语言、PLD设计出租车计费系统，以QuartusII软件作为开发平台，设计了出租车计费

3、器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、16停止、暂停等功能，并动态扫描显示车费数目。关键词:出租车计费器；计数器；VHDL语言；QuartusII。第一章设计指标1.1任务要求（1）自动计费器具有行车里程计费、等候时间计费和起步费三部分，三项计费统一用4位数码管现实，最大金额为99.99元。（2）行车里程起步费设为8.00元，并在行车3公里以后再按单价2元/km计费。等候时间计费设为1元/10分钟，要求行车时，计费值每公里刷新一次；等候时每10分钟刷新一次；行车不到1km或等候不足10分钟则忽略计费。（3）实现预置功能：能实

4、现预置功能：能预置起步费、每公里收费、车行加费里程。（4）实现模拟功能：能模拟汽车启动、停止、暂停、车速等状态。1.2设计原理1.2.1车速控制模块当起停键为启动状态时（高电平），模块根据车速选择和基本车速发出响应频率的脉冲驱动计费器和里程显示模块进行计数；当处于停止状态时暂停发出脉冲，此时当输入600个单位脉冲后，即10分钟，计费器数值加1元。当不足600个脉冲时，不进行计费。1.2.2里程动态显示模块其包括计数车速控制模块发出的脉冲以及将计数显示动态显示出来，每来一个脉冲里程值加0.1（控制器每发一个脉冲代表运行了0.1公里）。1.2.3计费动态

5、显示模块其初值为8元，当里程超过3公里后才接受计数车速控制模块发出的脉冲的驱动，并且计数显示动态显示出来，每来一个脉冲（代表运行了0.5公里）其数值加1元，当收费超过20时数值加1.5元。16第二章系统框图第三章各单元电路设计3.1输入选择模块3.1.1说明模块MS，输入端口CK0、CK1为两个不同的时钟信号，来模拟汽车的加速和匀速，JS加速按键。3.1.2模块图3.1.3程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMSISPORT(CK0:INSTD_LOGIC;CK1:INSTD_LOGIC;JS

6、:INSTD_LOGIC;CLK_OUT:OUTSTD_LOGIC);ENDMS;ARCHITECTUREONEOFMSIS16BEGINPROCESS(JS,CK0,CK1)BEGINIFJS='0'THENCLK_OUT<=CK0;ELSECLK_OUT<=CK1;ENDIF;ENDPROCESS;ENDONE;3.2状态模块3.2.1说明该模块实现车行状态输出功能，其中clk为时钟信号，enable为启动使能信号，sto暂停信号，clr为清零信号，st为状态信号。3.2.2模块图3.2.3程序LIBRARYIEEE;USEIEEE.STD_LO

7、GIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYSOUTISPORT(CLK:INSTD_LOGIC;ENABLE:INSTD_LOGIC;STO:INSTD_LOGIC;CLR:INSTD_LOGIC;ST:OUTSTD_LOGIC_VECTOR(1DOWNTO0));ENDSOUT;ARCHITECTUREONEOFSOUTISBEGINPROCESS(CLK,ENABLE,STO,CLR)VARIABLECQI:STD_LOGIC_VECTOR(7DOWNTO0);VARIABLESTATE:

8、STD_LOGIC_VECTOR(1DOWNTO0);BEGINIFCLR='0'THENCQI:=(OTH