ic设计基础流程、工艺、版图、器件笔试集锦

ic设计基础流程、工艺、版图、器件笔试集锦

ID:29915922

大小:56.50 KB

页数:11页

时间:2018-12-25

ic设计基础流程、工艺、版图、器件笔试集锦_第1页
ic设计基础流程、工艺、版图、器件笔试集锦_第2页
ic设计基础流程、工艺、版图、器件笔试集锦_第3页
ic设计基础流程、工艺、版图、器件笔试集锦_第4页
ic设计基础流程、工艺、版图、器件笔试集锦_第5页
资源描述:

《ic设计基础流程、工艺、版图、器件笔试集锦》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、IC设计基础(流程、工艺、版图、器件)笔试集锦1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。(仕兰微面试题目)什么是MCU?MCU(MicroControllerUnit),又称单片微型计算机(SingleChipMicrocomputer),简称单片机,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机。MCU的分类MCU按其存储器类型可分为MASK

2、(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。MASKROM的MCU价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用场合;FALSHROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用途;OTPROM的MCU价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。RISC为ReducedInstructionSetComputing的缩写,中文翻译为精简执令运算集,好处是CPU核心很容易就能提升效能且消耗功率低,但程式撰写较为

3、复杂;常见的RISC处理器如Mac的PowerPC系列。CISC就是ComplexInstructionSetComputing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。DSP有两个意思,既可以指数字信号处理这门理论,此时它是DigitalSignalProcessing的缩写;也可以是DigitalSignalProcessor的缩写,表示数字信号处理器,有时也缩写为DSPs,以示与理论的区别。2、FPGA和ASIC的概念,他们的区别。(未知)答案:FPGA是可编程ASIC。A

4、SIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。与门阵列等其它ASIC(ApplicationSpecificIC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP片、掩膜片,两者的区别何在?(仕兰微面试题目)otp是一次可编程(onetimeprogramme),掩膜就是mcu出厂的时候程序已经固化到里面去了,不能在写程序进去!(4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目

5、)5、描述你对集成电路设计流程的认识。(仕兰微面试题目)6、简述FPGA等可编程逻辑器件设计流程。(仕兰微面试题目)7、IC设计前端到后端的流程和eda工具。(未知)8、从RTLsynthesis到tapeout之间的设计flow,并列出其中各步使用的tool.(未知)9、Asic的designflow。(威盛VIA2003.11.06上海笔试试题)10、写出asic前期设计的流程和相应的工具。(威盛)11、集成电路前段设计流程,写出相关的工具。(扬智电子笔试)先介绍下IC开发流程:1.)代码输入(designinput)用vhdl或者是verilog语言来完成器件的功能描述,

6、生成hdl代码语言输入工具:SUMMITVISUALHDLMENTORRENIOR图形输入:composer(cadence);viewlogic(viewdraw)2.)电路仿真(circuitsimulation)将vhd代码进行先前逻辑仿真,验证功能描述是否正确数字电路仿真工具:Verolog:CADENCEVerolig-XLSYNOPSYSVCSMENTORModle-simVHDL:CADENCENC-vhdlSYNOPSYSVSSMENTORModle-sim模拟电路仿真工具:AVANTIHSpicepspice,spectremicromicrowave:ees

7、oft:hp3.)逻辑综合(synthesistools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真中所没有考虑的门沿(gatesdelay)反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。12、请简述一下设计后端的整个流程?(仕兰微面试题目)13、是否接触过自动布局布线?请说出一两种工具软件。自动布局布线需要哪些基本元素?(仕兰微面试题目)14、描述你对集成电路工艺的认识。(仕兰微面试题目)15、列举几种集成电路

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。