基于vxi总线的通用测试模块的研制

基于vxi总线的通用测试模块的研制

ID:30436264

大小:214.93 KB

页数:6页

时间:2018-12-29

基于vxi总线的通用测试模块的研制_第1页
基于vxi总线的通用测试模块的研制_第2页
基于vxi总线的通用测试模块的研制_第3页
基于vxi总线的通用测试模块的研制_第4页
基于vxi总线的通用测试模块的研制_第5页
资源描述:

《基于vxi总线的通用测试模块的研制》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于VXi总线的通用测试模块的研制陈霄晗.阙沛文(上海交通大学自动检测研究所,上海200030)摘要:为满足航天测试的需要,设计实现了以DSP+FPGA构成的通用测试平台.通过配以不同的功能电路,并辅以相应的FPGA控制电路厦DSP算法,就可以方便、快速地实现各种不同功能的vxI测试模块.本文介绍了通用模块在多通道数据采集中的应用.整个设计实现100KSPS的采样速率,分辨率达到14-bit.关键词:VxI;DSP;FPGA;通用电路;A/D转换1引言VXI(vMEbusExtensionsforInstrumentation)是一种用丁.模块化仪器的总线

2、系统。它在组建人、中规模自动测量系统以及对速度、精度要求较高的场合,有着其它仪器系统无法比拟的优势。在航空航天地面测试系统中陀螺信号、喷气信号、飞轮信号、遥测遥控信号等的记录和分析都需要VXI测试模块。这些模块都是由VXI接口电路,控制电路及算法组成,如果能采埘基于平台的设计方法,开发具有通埘接口的电路板,就可以避免设计时一切从头开始的繁琐.1:作,大人提高测试模块的设计速度,减少设计I:作鼙。本文设计的DsP+FPGA通用电路就可以实现这种构想。2通用电路板系统设计随着人规模可编程器件的发展,采川DSP(数字信号处理器)+FPGA(现场可编程门阵列)结构

3、的信号处理系统显示山其优越性,正逐步得到重视。与其他中小规模集成电路相比,其优点主要在于它有很强的灵活性,即其内部的具体逻辑功能可以根据需要配置,给电路的修改和维护带来很多方便。另外它还有较强的通用性,适于模块化设计和实时信号处理。实时信号处理系统中,低层的信号预处理算法处理的数据量大.对处理速度的要求高,但运算结构相对比较简单,适于用FPGA进行硬件实觋,这样能同时兼顾速度及灵活性。高层处理算法的特点是所处理的数据量较低层算法少,但算法的控制结构复杂,适丁.川运算速度高、寻址方式灵活、通信机制强大的DSP芯片来实现。这种通用测试模块应用于多通道数据采集时

4、,其设计方案如图1所示。通用电路系统分为四部分:底板、功能电路、FPGA电路及DSP电路,后三部分通过排针插在底板上。通过合理设计接El,不需要重新设计硬件,而只要更换功能电路,并适当修改FPGA中的控制逻辑以及DSP中的算法程序,就可以方便快捷地实—-84—-幽1多通道数据采集模块的设计方案现VXI器件的开发。充分体现了“标准化”、“通用化”和“模块化”的设计思想。由丁FPGA不仅控制VXI接口还负责DSP和功能电路的控制,因此器件的选择还要考虑内部逻辑资源及外部I/O口数目能否满足要求。综合考虑各个测试信号的要求,选择Altera公司的FLEXIOKE

5、系列的产品EPFlOK30EQ208—3,它有10,000的门阵列资源,208个管脚,114个I/O口,输出电压为3.3V。利川F载数据线,可以方便地进行在线编程调试。DSP电路采HJ美国德州仪器(TI)公司的TMS320C54x(简称’C54x)系列定点数字信号处理器芯片实现数据的滤波和处理。通过采_l{J增强型哈佛结构,高度专业化的指令系统及先进的Icr艺,使’C54x具有功耗小,高度并行等优点,运行速度达80MIPS,可以满足实时处理的要求。另外为了便丁I系统扩展,充分利_【_}j硬件资源,将DSP芯片中_【fJ于块操作等功能的引脚与功能电路的部分引

6、脚通过跳线有选择地接入FPGA的I/O口。设计中采_【{{VXI背板提供的16M时钟信号经FPGA内部分频后,输山给功能电路和DSP使朋,这就保证了整个系统的同步运行。下面结合多通道数据采集模块具体介绍FPGA逻辑和DSP算法。3FPGA逻辑的实现FPGA中的逻辑是采用硬件编程语言对其功能进行描述的,具有系统抽象程度高,便丁修改等优点。目前流行的硬件描述语言有VHDL(VeryHighSpeedIntegrationCircuitsHDL)tVerilogHDL等。前者较之后者系统抽象能力略胜一筹。实际中采埘VHDL编写。使用Altera公司开发的可编程逻

7、辑设计环境MAX+PLUSII,完成设计、综合、布线、仿真及程序F载的全过程。设计时采用了模块化、自顶向下和I逐层分解的结构化设计思想。如图1所示将FPGA中的逻辑分成四个部分:VXIInterface,ADcontrol,FIFO雨iDSPcontrol。ADcontrol部分产生AD转换芯片所需的信号。转换后的16位数字信号存入FIFO,再经过DSPcontrol送给DSP程序处理,处理厉的结果通过VXIInterface送至总线上。除了FIFO利用MAx+PLUsIl自带的DCFIFO宏模块外,其余三个部分用VHDL自行设计。这样既满足了设计要求,义

8、提高了设计速度。3.1VXI接口VXIInterface部分包括V

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。