数字式秒表设计

《数字式秒表设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、1设计目的1、培养理论联系实际的正确设计思想，训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力。2、学习较复杂的电子系统设计的一般方法，捉高基于模拟、数字电路等知识解决电了信息方面常见实际问题的能力，由学生自行设计、口行制作和口行调试。3、进行基本技能训练，如基木仪器仪表的使用，常用元器件的识别、测量、熟练运用的能力，掌握设计资料、手册、标准和规范以及使用仿真软件、实验设备进行调试和数据处理等。4、培养学生的创新能力。2设计要求1.秒表由2位七段LED显示器显示，其中1位显示“s”，二位显示“0.Is”，显示分辩率为0.1s;2.让时最大值为9.9s;3.计吋误差不得超

2、过Is;具冇清零、启动计时、暂停计时及继续计时等控制功能；4.主要单元电路和元器件参数计算、选择；5.画出总体电路图；6.安装自己设计的电路，按照自己设计的电路，在通用板上焊接。焊接完毕后,应对照电路图仔细检查，看是否有错接、漏接、虚焊的现象。7.调试电路8.电路性能指标测试9.提交格式上符合要求，内容完整的设计报告3总体设计3.1工作流程图图1工作流程图图1中1单元为用集成与非门74LS00构成的基木RS触发器。屈低电平直接触发的触发器，冇直接置位，复位的功能。图1中2单元为集成与非门74LS00构成的单稳态触发器，它的职能是为计数器捉供清零信号。图1中555定时器构成了多谐振荡器，是一种

3、性能较好的时钟源。图1屮4单元74LS160构成的计数器/分频器图1小5单元译码显示单元3.2原理图：图1为电子秒表的原理图，按功能可分为5个单元电路进行分析。其中单元1为基本RS触发器；单元2为单稳态触发器；单元3为时钟发生器；单元4为计数器和分频器；单元5为译码显示单元。+5V+5VJ?4.7K4.7K4.7K+5v

4、

5、nuwn74HC4511LEBILTABCDoQOQIQ2Q3PE器74161CRDODID2D374HC4511LEBILTABCD+5VQOQIQ2Q3peCE；74161CRDODID2D3450K

6、&>4.7K47K84「了555——6$图2原理电路图本电路中使用

7、两个基本RS触发器提供置位、复位、和清零信号，555定时器提供时钟脉冲信号，三块74LS160作为译码/分频单元，有效、简洁地完成了秒表所具备的所有功能（清零、启动计时、暂停计时及继续计时）。4单元电路设计4.1基本RS触发器图屮单元1为用集成与菲门74LS00构成的基本RS触发器。属低电平直接触发的触发器，有直接置位，复位的功能。表1基本RS触发器功能表RSQ10101011保持00不确定它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。-Qo—

8、门1输出Q非为1；门2输出Q为0；错误！未找到引用源。复位后Q、Q非状态保持不变。再按动错误！未找到引用源。，则Q±0变为1,门5开启，为计数器启动作好准备。Q非由1变为0,送出负脉冲，启动单稳态触发器工作。基木RS触发器在电子秒表屮的职能是启动和停止秒表的工作。Vh网冋12111098Vcc0冋12111098〉74LS00卩[Ch12345HLJ12345HI7!GNDGND(a)(b)图374LS00引脚及内部结构表4.2时钟发生器555定时器构成了多谐振荡器，是一种性能较好的时钟源。调节电位器错误！未找到引用源。，使在555输出端3获得频率为10-lSHz的矩形波信号，当基木RS触发

9、器Q为1时，门5开启，此吋脉冲信号通过门5作为计数脉冲加于计数器的计数输入端CPO图4为555定时器管脚分布图。图4555引脚图4.3计数器及分频器74LS161构成的计数/分频器，其中计数器1作为十分频器，对555输出的矩形波信号进行十分频，得到的信号，即在其进位输出端取得周期为0.Is的矩形脉冲信号，作为计数器2的吋钟输入信号。同吋计数器2的吋钟输入信号又经过十分频得到周期为Is的矩形脉冲信号，作为计数器3的时钟输入信号。译码显示单元：木部分由CC4511译码器和七段显示共阴极数码管构成。在其引脚当中A、B、C、D为BCD码输入端，a>b>c、d、e>f、g为译码输出端，输出"1”冇效，

10、用来驱动LED数码管。4.4元件清单表2元件清单表元件规格元件规格数量与非门74LS002电位器50k1定时器5551电容0.1u1计数器74LS1612电容1.0u1电阻470Q14集成块朋14脚2电阻4.7k4集成块座16脚4电阻47k1集成块座8脚1译码器CC45112开关机械式25调试5.1基本RS触发器的调试按动开关错误！未找到引用源。，检查门1输出Q非是否为1,门2输岀Q是否为0,错误！未找到引用