基于dsp内核的语音处理技术及仿真

基于dsp内核的语音处理技术及仿真

ID:31359192

大小:108.50 KB

页数:7页

时间:2019-01-09

基于dsp内核的语音处理技术及仿真_第1页
基于dsp内核的语音处理技术及仿真_第2页
基于dsp内核的语音处理技术及仿真_第3页
基于dsp内核的语音处理技术及仿真_第4页
基于dsp内核的语音处理技术及仿真_第5页
资源描述:

《基于dsp内核的语音处理技术及仿真》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于DSP内核的语音处理技术及仿真  摘要:随着计算机、互联网、集成电路的不断发展,人们对美好生活的迫切向往,一个名为“多媒体”的行业(或称为领域)正在不断壮大,而数字语音通讯又是其中一个重要的角色。语音是人类交流的一种重要方式,渐渐的也变成人机交流的一种重要方式,比如打电话,网络音频,智能家居交互等等。随着社会的发展,交流传递的信息量也在不断增大,信道资源愈加宝贵,在这样一个背景下,DSP语音处理以及仿真技术相应的孕育而生,但是伴随着DSP语音处理及仿真技术的发展,这方面技术也存在一定的问题,

2、因此在能保证音质的前提下,降低传输速率,减少带宽,节约资源成为目前研究的要点。  关键词:互联网语音DSP仿真  中图分类号:TP37文献标识码:A文章编号:1007-9416(2016)05-0000-00  1DSP的原理及发展  对于DSP的语音处理技术,硬件采用TI公司的C6000系列DSP[1],DSP是一种数字处理芯片,采用数字通信具有比模拟通信无可比拟的优势,数字通信首先是的芯片的体积很小,这在集成电路里可谓非常重要,电子产品自问世以来一直以一种爆炸的趋势不断的发展,在1965年,

3、英特尔(Intel)创始人之一戈登?摩尔(GordonMoore)提出了摩尔定律,其内容:“7当价格不变时,集成电路上可容纳的元器件的数目,约每隔18-24个月便会增加一倍,性能也将提升一倍”,直至最近几年才有所放缓,且具有处理速度快,灵敏度高,抗干扰能力强等优势,满足精确、高效、实时的信号处理要求。  2DSP硬件内核剖析及设计  2.1关于TLC320AD50数字影音处理芯片  C6000系列的DSP数据传输字节长为32bit,适合于带宽网络和数字影音的应用,相比于C2000系列,C5000

4、系列等等在语音处理方面具有较好的表现,基于C6000的TMS320DM644x架构是一款用的比较多的数字影音处理芯片,也是一款高度集成并且强化了的系统平台,用于开发是极好的选择,考虑到硬件成本,本文讨论另一种开发平台,以TMS320C6XX为核心的系统处理平台。  2.2硬件内核的具体解析与研究  本套系统的硬件搭配大致由三块组成,一是以TMS320C6XX为核心的数字信号处理器;二是语音信号AD/DA转换选择TLC320AD50芯片;三为存储器模块具体如下:  TMS320C6XX以高达9亿每

5、秒浮点运算性能(MFLOPS)在150MHz的时钟速率[2],该处理器有32个32位字长度和八个高度独立的功能单元的通用寄存器。八个功能单元提供四浮点/定点ALU,两定点ALU,和两个浮点/定点乘法器。1级程序缓存(L1P)是一个32kbit的直接映射缓存和1级缓存(L1D)是一个32kbit2路组相联高速缓存。2级内存/缓存(L2)包括一个512k7bit存储空间,程序和数据空间之间的共享。二级存储器可以配置为映射的存储器,高速缓存,或两者的组合。周边包括两个多通道缓冲串口(McBSP),两个

6、通用定时器,一个主机接口(HPI),和一个无缝的外部存储器接口(EMIF)能够连接到SDRAM、SBSRAM和异步外设,使得DSP将缓冲串口数据的存放提供强有力的硬件支持。该C6711拥有一套完整的开发工具包括:一个新的C编译器,汇编优化器来简化编程和调度,和Windows调试界面的可视性,源代码执行,为后续软件的操控与调试带来了方便。模拟的语言信号输入,经过运算放大器,被AD50芯片采集,转换为数字信号并进行低频滤波传入到TMS320C6XX的RAM单元,TMS320C6XX将接收到的数据传入

7、SRAM寄存器中,如果传出的话,也是通过AD50芯片,将数字信号转换为模拟信号经过功率放大器输出。这里涉及到C6XX的McBSP寄存器,共有两个,大小都是256K。McBSP和其他设备之间的通信包含75Mbps的167MHz-200MHz的CPU时钟和50Mbps的100MHz的CPU时钟。必须确保在数据表中指定的交流时间了。McBSP通信最大比特速率为67Mbps;因此,最小CLKR/X时钟周期是两倍的CPU周期时间(2P),或15纳秒(67MHz)。例如,当运行部分在167MHz(P=6ns

8、),用15ns作为最小CLKR/X时钟周期(通过设置适当的CLKGDV比或外部时钟源)。当运行部分在60MHz(P=16.67ns),使用2P=33ns(30MHz)为最小CLKR/X时钟周期。McBSP将MCBSP通信的最大比特率应用串行端口时,主时钟和帧同步(与CLKR连接CLKX,FSR与FSX,clkxm=FSXM=1,和clkrm=FSRM=0)中的数据延迟,1或2模式(R模式端=01B或10B)与其他设备通信的McBSP是下位机。7  数字串行接口包括移位时钟(SCLK)、帧同步信号

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。