基于fpga的语音无线传输系统

基于fpga的语音无线传输系统

ID:31359255

大小:104.50 KB

页数:4页

时间:2019-01-09

基于fpga的语音无线传输系统_第1页
基于fpga的语音无线传输系统_第2页
基于fpga的语音无线传输系统_第3页
基于fpga的语音无线传输系统_第4页
资源描述:

《基于fpga的语音无线传输系统》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于FPGA的语音无线传输系统  【摘要】本文介绍了一种基于FPGA与nRF24L01的语音信号的无线传输方法。使用FPGA作为主控制器,通过对nRF24L01进行编程控制,实现了语音信号的无线发送与接收。同时nRF24L01可以给被不同种类的控制器所驱动,完成了FPGA与其他控制器通过无线的方式交换数据的功能。  【关键词】FPGAnRF24L01无线通信  1引言  随着通信技术的飞速发展,有线通信受空间区域与布线的影响,无线通信方式无疑拥有更大的优势。本设计主要针对语音信号的无线传输。4  系统主要有发射

2、和接收两大部分。发射部分使用麦克风采集将语音信号转变成电压信号,经过放大,带通滤波后由ADC采集送入FPGA,FPGA对采集到的语音信号处理之后经nRF24L01发射出去;接收端将nRF24L01接收到的信号送入FPGA,然后使用FPGA驱动DAC将数字信号转变成语音信号,放大滤波后,使用音频功率放大电路将声音播放。主要使用的设备有FPGA和nRF24L01。nRF24L01是有NORDIC生产的工作在2.4G频段的单片无线收发器芯片。它具有工作电压低、高速率、多频点、低功耗等特点,被广泛应用于无线通信。由于F

3、PGA具有时序控制能力强、没有指令周期、易于实现各种通信协议和控制灵活等优点,通常被用来设计通信设备的高速协议接口。设计发送端用FPGA作为控制器,对数字信号进行处理之后,对nRF24L01编程控制,实现数据的无线发送;接收端使用配对的nRF24L01模块接收数据,并将数据交给FPGA做进一步处理。  2原理说明  2.1nRF24L01介绍  nRF24L01是一款工作在2.4G-2.5G全球开放ISM频段的单片无线收发器芯片。无线收发器包括:频率发生器、增强型ShockBurstTM模式控制器、功率放大器、

4、警惕振荡器、调制器和解调器(图1)。它拥有最大0dBm的发射功率,无线速率可设置为1MHz或2MHz,125个可用频点,可以免许可证使用支持六路通道的数据接收,芯片内部集成了所有与RF协议相关的高速信号处理部分,具有自动重发丢失数据包和自动产生应答信号等功能。芯片内部有FIFO可以与各种高低速微处理器配合使用。nRF24L01的通信接口使用SPI协议,接口速率为0-8MHz可以通过SPI接口与控制器进行数据交换(图2)。输出功率、频道选择、和协议的设置可以通过SPI接口进行设置。与控制器相连只需要6个IO口:标

5、准的4线SPI协议接口(CSN、SCK、MOSI、MISO)、模式选择控制CE和中断输出IRQ。nRF24L01数据手册的外围模块电路原理图如图2。4  nRF24L01有四种工作模式:收发模式、待机模式和关机模式。收发模式有ShockBrustTM模式和EnHancedShockBurstTM模式。ShockBrustTM模式下,使用了内部的FIFO,nRF24L01可以与低速控制器相连,轻松实现与单片机低速通信而无线部分高速通信。EnHancedShockBurstTM模式下,nRF24L01可以自动处理接

6、收包的应答和丢失包的重发,而无需控制器的介入。本设计使用了EnHancedShockBurstTM模式。待机模式是为了减小平均电流而设计,部分片内晶振仍在工作,在保证快速启动的同时减少了平均电流。关机模式不同于掉电模式,此模式下电流消耗最小,寄存器的配置字会被保持在nRF24L01的片内。  2.2nRF24L01配置  nRF24L01的接口使用了SPI协议,控制器可以使用专用的SPI接口对其进行控制或者使用普通的IO口模拟SPI接口对nRF24L01进行配置和数据传输。在对nRF24L01的寄存器进行操作前

7、,需要先进入待机模式或者掉电模式。配置发送端与接收端时要求地址匹配,通道相同,工作频率相同。工作流程图如图3、图4、图5、图6。  2.2.1FPGA驱动nRF24L01  FPGA器件在设计逻辑电路与时序控制电路有其自身的优势,本设计里使用FPGA强大的时序控制能力,实现SPI协议,使用四个普通的IO口来与nRF24L01相连接。  2.2.21FPGA实现SPI协议  SPI工作原理时序图如图7、图8。  从SPI时序图上可以看出,每次SPI读写操作时需要将CSN拉低,时钟信号SCK每变化一次发送一位数据或

8、者接收一位数据,读写时序都需要先写入目标寄存器地址,然后写入数据或者读取数据,最后拉高CSN。  2.2.3FPGA配置nRF24L014  在使用FPGA来实现时序逻辑电路时,最常见的方法就是使用状态机。按照nRF24L01的配置流程图,状态机主要分为以下三大类:初始化nRF24L01、配置nRF24L01各种寄存器的参数、循环发送/接收数据。配置寄存器时,查找nF24L01d数据手

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。