基于fpga的直接数字频率合成器设计

《基于fpga的直接数字频率合成器设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、JIANGSUUNIVERSITYOFTECHNOLOGYFPGA技术实验报告基于FPGA的直接数字频率合成器设计学院：电气信息工程学院专业：测控技术与仪器班级：姓名：学号：指导教师：时间:目录1绪论11.1背景与意义12.设计简介12.1DDS技术12.2FPGA简介22.3VHDL简介42.4QuartusⅡ简介53.系统硬件电路设计53.1数字信号发生器的系统组成53.2设计原理及要求63.3输入部分73.3.1频率、幅值和波形转换部分73.4FPGA部分93.5D/A转换部分93.5.1DAC0832转换器简介114.系统软件设计124.1软件系统流

2、程图124.2主要函数语句分析124.3数字信号发生器的软件设计134.4软件各模块144.4.1波形发生器144.4.2主控制模块154.4.3波形数据产生模块154.4.4波形产生模块175.设计总结19附录191绪论1.1背景与意义信号发生器是一种常用的信号源，广泛运用于科学研究、生产实践和教学试验等领域。特别是在通信系统的科研实验中，常常需要用到不同频率和幅度的信号，如正弦波、三角波、方波和锯齿波等。作为一种为电子测量和计量提供电信号的设备，它和万用表、示波器、频率计等仪器一样，是最普通、最基本，也是运用最广泛的电子仪器之一，几乎所有电参量的测量都需

3、要用到信号发生器。凡是能产生测试信号的仪器，统称为信号源，也称为信号发生器，它用于产生被测电路所需特定参数的电测试信号。本课题的主要研究内容是参考直接数字频率合成原理（DDS）技术[6]，利用QuartusII9.0软件作为平台，VHDL语言作为开发语言，基于FPGA配合相应外围电路实现一个数字信号发生器，其电路结构简单，容易扩展，具有极大的灵活性和方便性，实现了产生频率可调的正弦波、三角波、方波的信号发生器。2.设计简介2.1DDS技术DDS与大多数的数字信号处理技术一样，它的基础仍然是奈圭斯特采定理。奈圭斯特采样定理是任何模拟信号进行数字化处理的基础，它

4、描述的是一个带限的模拟信号经抽样变成离散序列后可不可以由这些离散序列恢复出原始模拟信号的问题。奈圭斯特采样定理告诉我们，当抽样频率大于或者等于模拟信号最高频率的两倍时，可以由抽样得到的离散序列无失真地恢复出原始模拟信号。只不过在DDS技术中，这个过程被颠倒过来了。DDS不是对模拟信号进行抽样，而是一个假定抽样过程已经发生且抽样值已经量化完成，如何通过某种方法把已经量化的数值重建原始信号的问题。DDS电路一般由参考时钟、相位累加器、波形存通滤波器（LPF）组成。其结构如图2.1所示。28图2.1DDS基本结构框图其中，fc为参考时钟频率，K为频率控制字，N为相

5、位累加器位数，A为波形存储器地址位数，D为波形存储器的数据位字长和D/A转换器位数。由于受到字长的限制，相位累加器累加到一定值后，就会产生一次累加溢出，这样波形存储器的地址就会循环一次，输出波形循环一周。相位累加器的溢出频率即为合成信号的频率。可见，频率控制字K越大，相位累加器产生溢出的速度越快，输出频率也就越高。故改变频率字（即相位增量），就可以改变相位累加器的溢出时间，在参考频率不变的条件下就可以改变输出信号的频率。图2.2DDS各部分输出波形2.2FPGA简介数字集成电路从产生到现在，经过了早期的电子管、晶体管、小中规模集成电路，到大规模、超大规模集成

6、电路（VLSIC）以及许多既有特定功能的专用集成电路的发展过程。但是，随着为电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路（ApplicationSpecialIntegratedCircuit,ASIC）芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件（FieldProgrammableLogicDevice,FPLD）,其中应用最广泛的当属CPLD和FPGA。CPLD是复杂可编程逻辑器件（Compl

7、exProgrammableLogicDevice）的简称，FPGA是现场可编程门阵列（FieldProgrammableGate28Array）的简称。两者的功能基本相同，只是实现原理略有不同，但有时可以忽略这两者的区别。不同厂家对可编程逻辑器件的叫法也不尽相同。Altera公司把自己的可编程逻辑器件产品中的MAX系列（乘积项技术，EEPROM技术）、FLEX系列（查找表技术，SRAM工艺）都叫做CPLD；而把也是SRAM工艺、基于查找表技术、要外挂配置用的FLEX系列的EPROM叫做FPGA。FPGA一般由6部分组成，分别为可编程输入/输出单元、基本可编

8、程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入