数字系统设计与verilog hdl

数字系统设计与verilog hdl

ID:3156813

大小:471.50 KB

页数:24页

时间:2017-11-20

数字系统设计与verilog hdl_第1页
数字系统设计与verilog hdl_第2页
数字系统设计与verilog hdl_第3页
数字系统设计与verilog hdl_第4页
数字系统设计与verilog hdl_第5页
资源描述:

《数字系统设计与verilog hdl》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、数字系统设计与VerilogHDL(复习)EDA(ElectronicDesignAutomation)就是以计算机为工作平台,以EDA软件工具为开发环境,以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。1.电子CAD(ComputerAidedDesign)2.电子CAE(ComputerAidedEngineering)3.EDA(ElectronicDesignAutomation)EDA技术及其发展p2EDA技术的应用范畴1.3数字系统设计的流程基于FPGA/CPLD的数字系统设计流程1.原理图

2、输入(Schematicdiagrams)2、硬件描述语言(HDL文本输入)设计输入硬件描述语言与软件编程语言有本质的区别综合(Synthesis)将较高层次的设计描述自动转化为较低层次描述的过程◆行为综合:从算法表示、行为描述转换到寄存器传输级(RTL)◆逻辑综合:RTL级描述转换到逻辑门级(包括触发器)◆版图综合或结构综合:从逻辑门表示转换到版图表示,或转换到PLD器件的配置网表表示综合器是能自动实现上述转换的软件工具,是能将原理图或HDL语言描述的电路功能转化为具体电路网表的工具适配适配器也称为结构综合器,它的功能是将由综

3、合器产生的网表文件配置于指定的目标器件中,并产生最终的可下载文件对CPLD器件而言,产生熔丝图文件,即JEDEC文件;对FPGA器件则产生Bitstream位流数据文件p8仿真(Simulation)功能仿真(FunctionSimulation)时序仿真(TimingSimulation)仿真是对所设计电路的功能的验证p9编程(Program)把适配后生成的编程文件装入到PLD器件中的过程,或称为下载。通常将对基于EEPROM工艺的非易失结构PLD器件的下载称为编程(Program),将基于SRAM工艺结构的PLD器件的下载称

4、为配置(Configure)。习题1.1现代EDA技术的特点有哪些?1.2什么是Top-down设计方式?1.3数字系统的实现方式有哪些?各有什么优缺点?1.4什么是IP复用技术?IP核对EDA技术的应用和发展有什么意义?1.5用硬件描述语言设计数字电路有什么优势?1.6基于FPGA/CPLD的数字系统设计流程包括哪些步骤?1.7什么是综合?常用的综合工具有哪些?1.8功能仿真与时序仿真有什么区别?第2章FPGA/CPLD器件2.1PLD的分类PLD的发展历程PLD的集成度分类一般将GAL22V10(500门~750门)作为简单

5、PLD和高密度PLD的分水岭PLD器件按照可以编程的次数可以分为两类:(1)一次性编程器件(OTP,OneTimeProgrammable)(2)可多次编程器件OTP类器件的特点是:只允许对器件编程一次,不能修改,而可多次编程器件则允许对器件多次编程,适合于在科研开发中使用。按编程特点分类p15(1)熔丝(Fuse)(2)反熔丝(Antifuse)编程元件(3)紫外线擦除、电可编程,如EPROM。(4)电擦除、电可编程方式,(EEPROM、快闪存储器(FlashMemory)),如多数CPLD(5)静态存储器(SRAM)结构,如

6、多数FPGA按编程元件和编程工艺分类PLD器件的原理结构图2.2PLD的基本原理与结构PLD电路符号表示与门、或门的表示PLD连接表示法PLD的输入缓冲电路简单阵列的表示p20PROMPROM表达的PLD阵列图p21PROM用PROM完成半加器逻辑阵列p222.5FPGA的原理与结构查找表结构4输入LUT及内部结构图p23习题2.1PLA和PAL在结构上有什么区别?2.2说明GAL的OLMC有什么特点,它怎样实现可编程组合电路和时序电路?2.3简述基于乘积项的可编程逻辑器件的结构特点?2.4基于查找表的可编程逻辑结构的原理是什么

7、?2.5基于乘积项和基于查找表的结构各有什么优缺点?2.6CPLD和FPGA在结构上有什么明显的区别,各有什么特点?2.7FPGA器件中的存储器块有何作用?p24第3章QuartusII集成开发工具基于QuartusII进行EDA设计开发的流程p26设计一个半加器p27设计一个全加器连接好的全加器原理图f_adder.bdf习题3-1基于QuartusII软件,用D触发器设计一个2分频电路,并做波形仿真,在此基础上,设计一个4分频和8分频电路,做波形仿真。。3-2基于QuartusII软件,用7490设计一个能计时(12小时)、

8、计分(60分)和计秒(60秒)的简单数字钟电路。设计过程如下:(1)先用QuartusII的原理图输入方式,用7490连接成包含进位输出的模60的计数器,并进行仿真,如果功能正确,则将其生成一个部件;(2)将7490连接成模12的计数器,进行仿真,如果功能正确,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。