24进制计数器设计

24进制计数器设计

ID:31594330

大小:230.00 KB

页数:17页

时间:2019-01-15

24进制计数器设计_第1页
24进制计数器设计_第2页
24进制计数器设计_第3页
24进制计数器设计_第4页
24进制计数器设计_第5页
资源描述:

《24进制计数器设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实用标准文案湖南人文科技学院课程设计报告课程名称:电子技术基础课程设计设计题目:24进制数字电子钟时计器、译码显示电路系别:专业:班级:学生姓名:学号:起止日期:2009/06/01————2009/06/18指导教师:教研室主任:精彩文档实用标准文案指导教师评语:指导教师签名:年月日成绩评定项目权重成绩1、设计过程中出勤、学习态度等方面0.22、课程设计质量与答辩0.53、设计报告书写及图纸规范程度0.3总成绩教研室审核意见:教研室主任签字:年月日教学系审核意见:主任签字:年月日精彩文档实用标准文案摘要24进制数字钟是一种用数字电路技术实现时计时的装置,与机械式时钟相比具

2、有更高的准确性和直观性。此次设计与制作24进制电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序逻辑电路;了解集成电路的引脚安排;了解各种时计数、译码芯片的逻辑功能及使用方法;了解数字钟的原理。本次设计是基于24进制电子数字钟的原理,实现具有24进制清零功能的电子钟,它主要由脉冲、10进制加法器74LS160、译码器74LS48、共阴极LED数码管等四个模块构成。脉冲本利用555设计一个多谐振荡器,但由于制板受单面板限制,故撤销了555设计的多谐振荡器,而直接由实验室提供脉冲。各功能模块在QuartusⅡ软件中先由VHDL语言描述出,然后将其打包成可调用的元件,再利

3、用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。这时,再进行时序仿真、引脚锁定和嵌入逻辑分析仪之后,就编译下载至硬件中,选择正确的模式和各种设置后即可实现这次设计所要求的功能。关键词:加法器;译码器;显示数码管精彩文档实用标准文案目录设计要求1前言11.方案论证与对比21.1方案一21.2方案二21.3两种方案的对比32、各功能模块设计32.1计数器电路32.2译码驱动电路52.3共阴极七段数码管显示器63、调试与操作说明83.1电路仿真效果图83.2Protel电路印刷板原理图及印刷板制版电路图93.3实际电路系统的制作及测试103.4电路板的测试情况、参数分

4、析与实际效果104、心得与体会115、元器件及仪器设备明细126、参考文献127、致谢13精彩文档实用标准文案24进制电子数字钟时计数、译码器、显示电路设计要求时间以24秒为一个周期,具有自动清零功能。前言24进制电子数字钟是实现具有24进制清零功能的电子钟,它主要由脉冲、10进制加法器74LS160、译码器74LS48、共阴极LED数码管等四个模块构成。通过找课外书,上网查找有关该课题方面的知识,将课题提交给指导老师,同指导老师讨论后课题可行。自学Multisim9和Protel软件的操作,并进行了防真实验,在11号到15到学习制作印刷板并把领来的元器件装上电路板,15号

5、以后调试及写课程设计报告,在这过程中主要要掌握计数、译码和显示原理的学习及焊接技术。1.方案论证与对比1.1方案一一、如图1所示:首先由实验室提供震荡周期为一秒的标准秒脉冲,由74LS160采用同步清零法组成二十四进制时计数器,使用74LS48为驱动器,共阴极七段数码管作为显示器。精彩文档实用标准文案译码驱动电路路数码管时钟脉冲同步清零计数电路图1方案一结构图1.2方案二二、如图2所示:首先由实验室提供震荡周期为一秒的标准秒脉冲,由74LS160采用异步清零法组成二十四进制时计数器,使用74LS48为驱动器,共阴极七段数码管作为显示器。译码驱动电路路数码管时钟脉冲异步清零计

6、数电路图2方案二结构图1.3两种方案的对比相同点:两方案都正确,而且他们的基本的设计思想相同。不同点:同步计数器中各个触发器都受同一个时钟脉冲控制,当输入计数脉冲到来时,要更新状态的触发器同时翻转精彩文档实用标准文案。异步计数器中各个触发器没有统一的时钟脉冲,有的触发器直接受输入计数脉冲控制,有的触发器则是把其他的触发器输出用作时钟脉冲,当输入计数脉冲到来时,要更新状态的触发器,有的先翻转,有的后翻转。再者我们对异步清零电路更加了解。综合以上考虑我们选择第二种方案。2、各功能模块设计2.1计数器电路集成计数器一般都设置有清零输入端和置数输入端,而且无论是清零还是置数都有同步

7、和异步之分。有的集成计数器采用同步方式,即当CP触发沿到来时才能完成清零或置数任务;有的集成计数器则采用异步方式,即通过触发器的异步输入端来直接实现清零或置数,与CP信号无关。本设计采用具有2片十进制同步加法计数器74LS160(图2-1-1)、一片与非门74LS00(图2-1-2)和一片非门74LS04(图2-1-3)。由外加送来的进位脉冲送入个位计数器,电路在进位脉冲的作用下按二进制自然序依次递增1,当计数到24,这显示器个位输出0011(也就是3),显示器十位输出0010(也就是2),显示器十位计数器只有QC

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。