实验-1位全加器电路设计

《实验-1位全加器电路设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、资料实验一1位全加器电路的设计一、实验目的1、学会利用QuartusⅡ软件的原理图输入方法设计简单的逻辑电路；2、熟悉利用QuartusⅡ软件对设计电路进行仿真的方法；3、理解层次化的设计方法。二、实验内容1、用原理图输入方法设计完成一个半加器电路。并进行编译与仿真。2、设计一个由半加器构成1位全加器的原理图电路，并进行编译与仿真。3、设计一个由1位全加器构成4位加法器的原理图电路，并进行编译与仿真。三、实验步骤1.使用Quartus建立工程项目从【开始】>>【程序】>>【ALtera】>>【QuartusII6.0】打开Quartus软件，界面如图1-1示。图1-1Quartus软件界面

2、在图1-1中从【File】>>【NewProjectWizard...】新建工程项目，出现新建项目向导NewProjectWizard对话框.资料如图1-2所示。该对话框说明新建工程应该完成的工作。在图1-2中点击NEXT进入新建项目目录、项目名称和顶层实体对话框，如图1-3所示，顶层实体名与项目名可以不同，也可以不同。输入项目目录如E:512301first、工程项目名称和顶层实体名同为fadder。图1-2新建工程向导说明对话框.资料图1-3新建工程目录、项目名、顶层实体名对话框接着点击NEXT进入新建添加文件对话框如图1-4所示。这里是新建工程，暂无输入文件，直接点击NEXT进

3、入器件选择对话框如图1-5所示。这里选择Cyclone系列的EP1C6Q240C8。图1-4新建添加文件对话框.资料图1-5器件选择对话框点击NEXT进入添加第三方EDA开发工具对话框如图1-6所示。.资料图1-6添加第三方EDA开发工具对话框本实验只利用Quartus集成环境开发，不使用其它EDA开发工具，直接点击NEXT进入工程信息报告对话框如图1-7所示。点击Finish完成新建工程项目的建立如图1-8示。.资料图1-7工程信息报告对话框图1-8工程项目建立完成界面.资料2、新建半加器原理图文件在图1-8中从【File】>>【New.】打开新建文件对话框如图1-9所示。选择Block

4、Diaoram/SchematicFile按OK按钮建立图形设计文件。缺省名为Block1.bdf如图1-10所示。图1-9新建文件对话框.资料图1-10新建Block1.bdf界面在Block1.bdf窗口中任意处双击,弹出添加元件符号对话框图，这里先选择一个与门如图1-11所示。图1-11添加元件符号对话框单击OK。与门符号被附在鼠标指针上，在Block1.bdf窗口中适当位置点击一下，放置该符号。按ESC键后，完成一次元件的放置，再选择与放置其它元件和引脚，双击引脚符号在弹出的对话窗口中可改变其名称。元件和引脚放置完成后.资料进行连线，连线时，当鼠标位于一个符号引脚上或图表模块边沿时

5、连线工具变为十字形，移动鼠标，选择开始点，按住左键拖动鼠标至结束点放开。从而完成半加器电路的设计，如图1-12所示。图1-12半加电路原理图点击保存bdf文件，接受默认的路径和文件类型，文件名改为hadder.。默认Addfiletocurrentproject选项选中。如图所示1-13所示，.资料图1-13将bdf文件存盘对话框3、编译综合，生成半加器模块符号如图1-14，在ProjectNavigator窗口的File标签中的hadder.bdf文件单击右键，在弹出的菜单中点击SetasTop-LevelEntity，将hadder.bdf文件设置为顶层实体。图1-14将文件设置为顶层

6、实体选择【Processing】>>【StartCompilation】或用编译快捷图标.资料进行全程编译。若有错误，根据信息窗口提示找出并更正错误，直至编译成功为止。如图1-15所示。图1-15编译成功窗口在图1-15窗口中，单击确定进入编译报告窗口，可查看编译报告、综合报告、适配报告、时序分析报告等。本实验暂不分析此报告。如图1-16，选择【File】>>【Creat/Update】>>【CreatSymbolFILesforCurrentfile】将设计好的半加器原理图文件生成一个模块符号文件hadder.bsf。.资料4、创建全加器原理图文件并进行编译综合从【File】>>【New

7、.】打开新建文件对话框，选择BlockDiaoram/SchematicFile再新建一个全加器顶层原理图文件。在新建原理图窗口中任意处双击，弹出添加元件符号对话框，在Project目录下，选择hadder，窗口中出现一个大的符号，如图1-17就是半加器原理图生成的模块符号。.资料图1-17添加模块符号对话框添加两个半加器模块符号，再添加一个或门和输入输出引脚，完成全加器电路的设计如图1-18所示。图1-18全加器电路图