第9章时序逻辑电路习题解答(word版)

第9章时序逻辑电路习题解答(word版)

ID:31886881

大小:10.64 MB

页数:22页

时间:2019-01-24

第9章时序逻辑电路习题解答(word版)_第1页
第9章时序逻辑电路习题解答(word版)_第2页
第9章时序逻辑电路习题解答(word版)_第3页
第9章时序逻辑电路习题解答(word版)_第4页
第9章时序逻辑电路习题解答(word版)_第5页
资源描述:

《第9章时序逻辑电路习题解答(word版)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、252第九章习题参考答案9-1对应于图9-1a逻辑图,若输入波形如图9-54所示,试分别画出原态为0和原态为1对应时刻得Q和波形。图9-54题9-1图解得到的波形如题9-1解图所示。原态为1:原态为0:题9-1解图9-2逻辑图如图9-55所示,试分析它们的逻辑功能,分别画出逻辑符号,列出逻辑真值表,说明它们是什么类型的触发器。解对于(a):由图可写出该触发器的输出与输入的逻辑关系式为:(9-1)252a)b)图9-55题9-2图下面按输入的不同组合,分析该触发器的逻辑功能。(1)=1、=0若触发器原

2、状态为0,由式(9-1)可得=0、=1;若触发器原状态为l,由式(9-1)同样可得=0、=1。即不论触发器原状态如何,只要=1、=0,触发器将置成0态。(2)=0、=l用同样分析可得知,无论触发器原状态是什么,新状态总为:=1、=0,即触发器被置成1态。(3)==0按类似分析可知,触发器将保持原状态不变。(4)==1两个“与非”门的输出端和全为0,这破坏了触发器的逻辑关系,在两个输入信号同时消失后,由于“或非”门延迟时间不可能完全相等,故不能确定触发器处于何种状态。因此这种情况是不允许出现的。逻辑真

3、值表如表9-1所示,这是一类用或非门实现的基本RS触发器,逻辑符号如题9-2(a)的逻辑符号所示。对于(b):此图与(a)图相比,只是多加了一个时钟脉冲信号,所以该逻辑电路在CP=1时的功能与(a)相同,真值表与表9-1相同;而在CP=0时相当于(a)中(3)的情况,触发器保持原状态不变。逻辑符号见题9-2(b)逻辑符号。这是一类同步RS触发器。Q10001表9-1题9-2(a)真值表100不变11不定252题9-2(a)的逻辑符号题9-2(b)逻辑符号9-3同步RS触发器的原状态为1,R、S和CP

4、端的输入波形如图9-56所示,试画出对应的Q和波形。图9-56题9-3图解波形如题9-3解图所示。题9-3解图9-4252设触发器的原始状态为0,在图9-57所示的CP、J、K输入信号激励下,试分别画出TTL主从型JK触发器和CMOSJK触发器输出Q的波形。图9-57题9-4图解波形如题9-4解图所示。(注意TTL型JK触发器是CP脉冲下降沿触发,而CMOS型JK触发器是CP脉冲上升沿触发。)图6-8习题6-4图题9-4解图CMOS:TTL:9-5设D触发器原状态为0态,试画出在图9-58所示的CP

5、、D输入波形激励下的输出波形。252图9-58题9-5图解波形如题9-5解图所示。题9-5解图9-6已知时钟脉冲CP的波形如图9-7所示,试分别画出图9-59中各触发器输出端Q的波形。设它们的初始状态均为0。指出哪个具有计数功能。a)b)c)d)e)f)图9-59题9-6图252解图9-59(a)~(d)中没有与外电路相连接的J、K端,处于置空状态,相当于接高电平。(a)首先,,触发器在第一个CP脉冲下降沿翻转,,。此后则有,,触发器保持高电平。(b),,触发器保持0状态(c),触发器每来一个CP脉

6、冲,翻转一次。(d),,第一个CP脉冲使触发器翻转,,,此时有,,第二个CP脉冲使触发器回到初始状态。第三、四个脉冲又重复上述过程。(e),触发器在第一个CP脉冲上升沿翻转,,,此时,触发器在第二个脉冲回到初始状态,此后又将重复上述过程。(f)D=0,触发器始终保持0状态。各触发器输出端Q的波形如题9-6解图所示。由图可见,(c)、(d)、(e)三个触发器具有计数功能。(a)(b)(c)(d)(e)(f)CP题9-6解图9-7分别说明图9-60所示的D→JK、D→T′触发器的转换逻辑是否正确。252

7、a)b)图9-60题9-7图解已知D触发器的状态方程为,下面只需判断图中触发器输入端D的逻辑表达式是否满足其所要转换的触发器的状态方程。(a)在图9-60(a)中,不满足JK触发器的状态方程,所以这种转换逻辑不正确。(b)在图9-60(b)中,满足触发器的状态方程为,所以这种转换逻辑是正确的。9-8分别说明图9-61所示的JK→D、JK→RS触发器的转换逻辑是否正确。a)b)图9-61题9-8图解已知JK触发器的状态方程为,下面只需判断图中触发器输入端J、K的逻辑表达式是否满足其所要转换的触发器的状

8、态方程。(a)在图9-61(a)中,,满足D触发器的状态方程,所以这种转换逻辑是正确的。(b)在图9-61(b)中,,满足RS触发器的状态方程为,所以这种转换逻辑是正确的。2529-9在图9-62所示的逻辑电路中,试画出Q1和Q2端的波形,时钟脉冲的波形CP如图9-7所示。如果时钟脉冲的频率是4000Hz,那么Q1和Q2波形的频率各为多少?设初始状态Q1=Q2=0。图9-62题9-9图解对于图中的两个JK触发器,都是J=K=1,每来一个CP脉冲,触发器翻转一次,而右面

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。