dsp+fpga的实时图像处理硬件系统设计

《dsp+fpga的实时图像处理硬件系统设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、第36卷第I期河南大学学报自然科学版Vol.36No.IZOO6年3月Journalof~enanuniversityNaturalScienceMar.ZOO6DSP+FPGA的实时图像处理硬件系统设计王应军!杨国胜!范秋凤!马晓燕!河南大学计算机与信息工程学院"河南开封475OOI#摘要!将TMS3ZOC6ZOIDSPDigitalSignalProcessor和ACEXIKIOOFPGAFieldProgrammableGateArray相结合设计了一种通用的基于模块的单通道实时图像处理硬件系统.首先给出了硬件系统的整体结构图分析了系统的工作原理然后给出了每一功能模块的设计过程最后指出了

2、进一步研究的内容.关键词!实时图像处理硬件系统DSPFPGA中图分类号!TN9II.73文献标识码!A文章编号!IOO3-4978"ZOO6#OI-OO9I-O3HardwareSystemDesignofareal-timelmageprocessingSystembasedonDSpandFpGAWANGYing-un,YANGGuo-sheng,FANGiu-feng,MAXiao-yan(COllegeOfCOmPtera7dI7fOrmatiO7E7gi7eeri7g,~e7a7U7iuerSit$,~e7a7Kaife7g475OOI,Chi7a)Abstract:Bycombin

3、ingTMS3ZOC6ZOIDSPwithACEXIKIOOFPGA,ageneralreal-timeimageprocessinghardwaresystembasedonmoduleisdesignedinthispaper.Firstly,thegeneraldesignstructureofthehardwaresystemisgiven,andtheworkingprincipleisanalyZed.Secondly,thedesignprocessforeachfunctionalmoduleofthegeneralstructureispresented.Atlast,the

4、furtherresearchcontentispointedout.Keywords:real-timeimageprocessing;hardwaresystem;DSP;FPGA在实时图像处理中图像处理算法的硬件实现是保证实时性的重要措施之一.DSP以其高速的数据处I理和大的数据吞吐能力可以满足图像数据的实时处理被广泛应用于图像处理系统中.本文将TMS3ZOC6ZOIDSP和ACEXIKIOOFPGA相结合设计了实时图像处理硬件系统.I系统工作原理该系统由采集处理显示和系统控制四个模块组成其结构如图I所示.CCDChargeCoupledDevice摄像机采集的模拟视频信号经ADAnal

5、ogDigital转换后输入到处理模块中进行图像处理.处理结果经DADigitalAnalog转换后显示在终端监视设备上.整个过程包括采集模块处理模块显示模块都在系统控制模块协调下进行.Z功能模块设计Z.I采集模块Sony公司的EVI-IOOP型CCD摄像机具有采集范围广速度快分辨率高的特点可满足系统对图像进行实时采集的要求.Philips公司的视频AD芯片SAA7III＿3的奇偶场信号RTSO场图I图像处理系统硬件框图同步信号VREF行同步信号~REF等都由管脚直接引出省去了以往的时钟同步电路的设计可靠性也有所提高.因此本文基于EVI-IOOP型CCD摄像机和SAA7III＿3芯片进行了硬件

6、设计构成了如图I中所收稿日期!ZOO5-O9-ZO基金项目!河南省科委自然科学基金项目O5Z3OZO6OO河南省高校杰出科研人才创新工程项目ZOO5KYCXOIZ作者简介!王应军I979-男河南省禹州市人硕士研究生主要研究方向为图像处理技术.9Z河南大学学报自然科学版)9ZOO6年9第36卷第I期示的采集模块.Z.Z处理模块Z.Z.IFPGA图像预处理子块在图像处理中9底层信号预处理算法要处理的数据量很大9速度要求高9但算法包括图像增锐灰度归一化和消噪滤波等)结构相对比较简单9为兼顾灵活性及处理速度9采用FPGA实现是一种有效的方法.本系统图像预处理子块的FPGA采用Altera公司的ACEX

7、IKIOO芯片9FPGA配置EEPROM采用Altera公司的EPCZ芯片.FPGA图像预处理子块逻辑框图如图Z所示.SAA7III＿3输出的是隔行视频信号9一帧图像需要传送两次9分别记为奇数场和偶数场.因此9一帧图像连续的奇偶两场信号)经采集合成9并由FPGA预处理后9DSP才能进行后续处理.为了向DSP提供连续的图像信号9采用两个图像帧存储器A和B9利用SAA7III＿3的同步信号作为乒乓开关