EDA实验内容及要求.doc

EDA实验内容及要求.doc

ID:32019930

大小:180.00 KB

页数:59页

时间:2019-01-30

EDA实验内容及要求.doc_第1页
EDA实验内容及要求.doc_第2页
EDA实验内容及要求.doc_第3页
EDA实验内容及要求.doc_第4页
EDA实验内容及要求.doc_第5页
资源描述:

《EDA实验内容及要求.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、EDA实验题目实验一MAXPLUSII软件开发环境的使用实验目的1.熟悉MAXPLUSII软件开发环境。2.掌握EDA开发工具中数字逻辑电路的设计流程和基本步骤。3.熟练掌握图形编辑器的使用方法。4.熟练掌握一个设计的编译综合环节、器件设定与管脚绑定环节以及波形仿真环节。实验内容与要求1.在图形编辑器中采用LPM图元设计一个4-16译码器,以decoder16.gdf命名保存。将器件设定为EPM7128LC84-6。输入D、C、B、A绑定到10,11,12,13管脚,输出Y0….Y15按顺序绑定到60至75管脚。进行波形仿真,验证功能正确。分析节点A到节点y15的最短延时。(5

2、分)2.在图形编辑器中,采用基本门电路设计一个一位的全加器,以FADDER.gdf命名保存。器件设定为EPM7128LC84-6。输入Ain、Bin、Cin(进位输入)分别绑定到Pin21、22、23,输出So、Co分别绑定到Pin41、42。进行波形仿真验证其功能正确。分析输入节点到输出节点的最短时间。(5分)实验二图形编辑器与波形仿真器的综合使用(2)实验目的1.进一步熟悉MAXPLUSII软件开发环境与数字逻辑电路的设计流程和基本步骤。2.掌握图形编辑器中总线的绘制与节点命名的方法,学习文本编辑器的使用。3.熟练掌握输入时序的设计与编辑,学会通过波形仿真工具修改设计错误的

3、技巧。实验内容与要求1.在图形编辑器中设计一个3位的十进制加法计数器,以xxxcnt3.gdf命名保存(‘xxx’为您的姓名拼音首字母)。器件设定为EPM7128LC84-6。要求能够从0计数到999。从999归零时产生一个高电平的报警信号。进行波形仿真,验证功能正确。分析此电路的最高计数频率。(5分)2.修改这个计数器的归零值,使其计数到119就归零,增加异步清零功能,加法计数/减法计数控制功能。(3分)3.在文本编辑器中使用VHDL语言设计一个D触发器,具有反向输出端。命名为xxxdff.vhd,仿真验证。(2分)实验二图形编辑器与波形仿真器的综合使用实验目的1.进一步熟悉

4、MAXPLUSII软件开发环境与数字逻辑电路的设计流程和基本步骤。2.掌握图形编辑器中总线的绘制与节点命名的方法。3.熟练掌握输入时序的设计与编辑,学会通过波形仿真工具修改设计错误的技巧。实验内容与要求1.在图形编辑器中设计一个3位的十进制加法计数器,以xxxcnt3.gdf命名保存(‘xxx’为您的姓名拼音首字母)。器件设定为EPM7128LC84-6。要求能够从0计数到999。从999归零时产生一个高电平的报警信号。进行波形仿真,验证功能正确。分析此电路的最高计数频率。(6分)2.在上述设计基础上增加异步清零功能,加法计数/减法计数控制功能,置数功能。(3分)3.在第二步的

5、基础上,修改这个计数器的归零值,使其计数到119就归零。(1分)实验三使用文本编辑器设计VHDL程序实验目的1.熟悉MAXPLUSII软件开发环境中VHDL程序的设计。2.掌握VHDL语言的基本结构、格式与语法。3.学习使用消息提示器跟踪并分析程序设计错误的能力。4.进一步掌握输入时序的设计与编辑,以及通过波形仿真工具修改设计错误的技巧。实验内容与要求1.在文本编辑器中使用VHDL语言设计一个8-3编码器,以xxxc83.vhd命名保存(‘xxx’为您的姓名拼音首字母)。器件设定为EPM7128LC84-6。要求输入节点命名为d0…d7,低电平有效;使能端节点名为EN,低电平有

6、效;输出节点命为A、B、C。进行波形仿真,验证功能正确。分析其出现竞争冒险的可能性。(6分)将上述设计定义成一个Symbol图元,在图形编辑器中将其级联成一个16-4编码器,命名为xxx164.gdf。(3分)2.在文本编辑器中使用VHDL语言设计一个D触发器,具有反向输出端。命名为xxxdff.vhd,仿真验证。(1分)实验四EDA实验箱的使用及组合逻辑电路的设计实验目的1.熟悉EDA实验箱的各种硬件资源的位置、功能、特点与使用方法。2.掌握实现设计电路下载到芯片的关键设置与基本步骤。3.掌握使用VHDL语言设计组合逻辑电路的方法。4.掌握利用实验箱上的输入信号和输出显示器件

7、在线测试设计电路的方法。实验内容与要求1.利用文本编辑器和VHDL语言设计一个半加器和或门,将其定义成Symbol图元,在图形编辑器中利用这些Symbol将其设计成一个全加器。下载到CPLD芯片中,接入输入电平信号和输出LED显示器,通电验证并抄写其真值表。(5分)2.利用VHDL语言设计一个4-16译码器,下载后实现。(3分)3.利用VHDL语言设计一个4位向量乘法器,下载后实现。(2分)实验五多位十进制计数器的设计与实现实验目的1.熟练掌握设计电路下载到芯片的关键设置与基本步骤和利用实验

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。