【硕士论文】AAC高级音频解码基于FPGA上的SOC设计与实现.pdf

【硕士论文】AAC高级音频解码基于FPGA上的SOC设计与实现.pdf

ID:32031140

大小:1.16 MB

页数:70页

时间:2019-01-30

【硕士论文】AAC高级音频解码基于FPGA上的SOC设计与实现.pdf_第1页
【硕士论文】AAC高级音频解码基于FPGA上的SOC设计与实现.pdf_第2页
【硕士论文】AAC高级音频解码基于FPGA上的SOC设计与实现.pdf_第3页
【硕士论文】AAC高级音频解码基于FPGA上的SOC设计与实现.pdf_第4页
【硕士论文】AAC高级音频解码基于FPGA上的SOC设计与实现.pdf_第5页
资源描述:

《【硕士论文】AAC高级音频解码基于FPGA上的SOC设计与实现.pdf》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、上海交通大学硕士学位论文AAC高级音频解码基于FPGA上的SOC设计与实现姓名:徐生俊申请学位级别:硕士专业:电路与系统指导教师:周玉洁20060101上海交通大学硕士学位论文AAC高级音频解码基于FPGA上的SOC设计与实现摘要AdvancedAudioCodec(简称AAC)是MPEG数据压缩方面最新的音频格式,AAC可以比MP3文件大小缩小30%的前提下提供更好的音质。由此可见,它的出现必然要取代目前最为流行的MP3音频格式,它也被开发者誉为“21世纪的数据压缩方式”。本文从数字音频压缩技术和VLSI技术近些年的发展介绍出发,强调了数字

2、音频压缩技术的发展离不开VLSI设计,同时也促进VLSI的发展。这才使得现在音频的压缩率越来越高的同时,音乐的质量也得到了很大的提升,而本文就主要介绍了一种压缩率非常高的最新音频格式:AAC的音频解码器在FPGA上的设计以及实现。整个音频解码的过程中充分地利用软件和硬件的协同工作来实现,这也是目前VLSI设计方法中最普遍采用的设计方法SOC设计。设计中软件部分的工作由一个32位的高效RISC来实现,硬件部分内部用四片SRAM进行数据处理,在硬件实现的算法上根据硬件设计的特点做了非常有效的优化。最终用RTL级的VerilogHDL语言编写,通过

3、综合及时序分析及功能仿真,并在FPGA平台上得到验证。本文有如下主要工作和成果:1.对AAC音频解码过程进行了仔细分析,并依据复杂程度划分了部分的软硬件工作量且完成这部分工作。2.针对AAC中时域噪声整形解码(TNS)部分,提出滤波系数查表的方法大大降低了RISC软件部分的工作量,并利用移位寄存器的概念硬件实现了TNS的滤波。3.完整地阐述了一条从AAC算法到FPGA验证最终成功的整个实I上海交通大学硕士学位论文际流程,对类似设计有相当的借鉴意义。关键词:音频解码,时域噪声整形,超大规模集成电路,AAC,VerilogHDLII上海交通大学硕

4、士学位论文AACDecodingSocDesignandImplementationBasedonFPGAABSTRACTAdvancedAudioCodec(AAC)isthelatestaudioformatontheMPEGdatacompression,andAACcanaffordbetteraudioqualitywhenAACdatais30percentlessthantheMP3data.WecanconcludethatAACwillsurelyreplacethemostpopularaudioformat-MP3int

5、henearfuture,anditwasgrantedas21thcentury’sdatacompressionformat.Atfirst,thethesisintroducesthedevelopmentofthedigitalaudiocompressionandVLSItechnologyinrecentyears,itclaimsthataudiocompression’sdevelopmentreliesontheVLSIandcontributesontheVLSI.That’swhywecangetbetterqualit

6、ywhilethecompressionratioishighertoo,thisarticleintroduceanewlyveryhighcompressionratioaudioformat:AACdecodingSocdesign&implementationbasedonFPGA.Weusebothsoftwareandhardwaretorealizethegoal,andthismethodiscalledSocdesign.Weuse32bitRISCtoperformthesoftwarepart,thenthehardwa

7、repartuses4SRAMtooptimizethedesignaccordingtotheprotocol.FinallyitrealizedbyVerilogHDLRTLcoding,andsynthesis&simulation,verifiedontheFPGAplatform.BelowIlistthekeypointofthisthesis:1.AnalyzetheAACdecodingprocess,thenseparatethesoftwareandhardwareparttorealizethem.III上海交通大学硕士

8、学位论文2.TotheTemporalNoiseShaping(TNS)design,weuselook-uptablemethodtoreducelotsofso

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。