8位低压低功耗10ksps+sar+adc设计研究

8位低压低功耗10ksps+sar+adc设计研究

ID:32352262

大小:3.87 MB

页数:87页

时间:2019-02-03

8位低压低功耗10ksps+sar+adc设计研究_第1页
8位低压低功耗10ksps+sar+adc设计研究_第2页
8位低压低功耗10ksps+sar+adc设计研究_第3页
8位低压低功耗10ksps+sar+adc设计研究_第4页
8位低压低功耗10ksps+sar+adc设计研究_第5页
资源描述:

《8位低压低功耗10ksps+sar+adc设计研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、万方数据摘要摘要随着大规模集成电路的发展,便携、可穿戴、可移植的无线传感器网络节点芯片的设计受到了广泛青睐。为了降低传感器节点电池的更换频率,延长传感器节点芯片的寿命,一些小尺寸的能量获取装置被用于低功耗无线传感器的供电系统中。无线传感器节点检测到的信号通常要经过一个中等精度(8~12位),中等采样速率(1~1000kS/s)的ADC进行量化,而且希望ADC具有低功耗的特点。由于SARADC具有结构简单、面积小、能耗低、易集成等方面的特点,因此非常适用于无线传感器网络节点芯片的设计。本文首先阐述了SARADC的基本工作过程,然后分析了四种低功

2、耗电容开关时序的能量效率和线性度,并且给出了低功耗A/D转换器设计的几个关键技术,最后详细分析了一种0.3V8位10KSPS的低功耗SARADC的设计方法。通过对传统的几种开关时序的功耗进行分析,提出了两种新型高效的开关时序。所提出的一种开关时序是对基于电容拆分技术的VCM-based开关时序(MCS-split)的改进,采样阶段所有电容的底极板接GND,采样完成后所有电容的底极板切换到VCM,从而使比较器输入端的共模电压由VCM提高到VDD。并且在最后一位的比较上利用了dummy电容,使得在得到相同精度的情况下,将总电容大小和面积降低了一半

3、。所提出的另一种开关时序是对子DAC电容合并的开关时序(sub-DACmerging)进行的改进,使得在最高位以及次高位比较时都不消耗功耗,并且电容阵列的面积相比于改进前也减少了一半,相比于传统结构减少了75%,功耗相比于传统结构降低了98.4%。同时论文提出了一种新型的自举开关结构,该自举开关电路结构简单,实现了电源电压的两倍自举。通过将传统结构中的采样开关拆分成两个尺寸完全相同的管子,降低了非线性度。并且采样开关的衬底使用开关进行切换,使开关管在导通和闭合两种状态下衬底接不同的电位,实现高线性度的自举开关结构。然后介绍了一种衬底驱动的动态

4、比较器,这种比较器的工作电压不受MOS管的阈值电压限制。其次针对低功耗SARADC设计中电流泄漏的问题,采用两个反相器背靠背锁存结构实现了一种能够降低泄漏电流的动态逻辑。最后,给出了版图设计中的几点重要方法,降低寄生和不匹配度,能够提高流片的成功率。本文采用SMIC0.18μm1P6M1.8V标准CMOS工艺对所提出的改进型sub-DACmerging开关时序的8位10KSPSSARADC进行了版图设计并流片测试。测试结果表明:当采样频率为10kHz,输入信号频率为4.990234375kHz的满摆幅正弦差分信号时,输出信号的无杂散波动态范围

5、(SFDR)为54.3dB,信号噪声失真比(SNDR)为45.21dB,有效位数(ENOB)为7.21位,DNL限定在-0.3~+0.12LSB之内,INLI万方数据西安电子科技大学硕士学位论文限定在-0.38~+0.38LSB范围内。基于改进型sub-DACmerging开关时序设计的低功耗SARADC,当输入信号频率在1kHz到20kHz范围时,ENOB均大于7位;当电源电压在0.3V到0.5V范围内时,SARADC都能够正常工作。关键词:逐次逼近型ADC,低压,低功耗,电容开关时序,衬底驱动,CMOSII万方数据ABSTRACTABST

6、RACTRecently,withtheadvancementoflarge-scaleintegratedcircuits,therehasbeenagrowinginterestinthedesignofwirelesssensornetworkforimplantable,portable,andwearableapplications.Afewsmallsizeenergyharvestingdevicesareusedinpowersupplysystemsoflowpowerwirelesssensornetworktoreduc

7、ethebattaryreplacingfrequencyandprolongthelifeofthenode.ThesensedsignalsareusuallydigitizedbyADCswithmoderateresolution(8~12bits)andsamplingrate(1~1000kS/s)andpowereffeciency.Successiveapproximationregisteranalog-to-digitalconverters(SARADCs)aresuitableforapplicationinwirel

8、esssensornetworkduetoitssimplearchitecture,smallsize,lowpower,easyintegration,etc.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。