利用模型化基础设计加速功能验证

《利用模型化基础设计加速功能验证》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、利用模型化基礎設計加速功能驗證作者：TheMathWorks產品行銷經理，DavidLidrbauch就今日的系統晶片(SoC)專案而言，功能驗證佔開發時間以及預算的高達50%至65%。由於依賴手動編寫指令的分散工具及開發方法、不同驗證工具的集合、工具間標準的交換語言的不相容性，以及不相符的資料庫來源，使得功能驗證這項工作幾乎成為主要開發目標以外，另一項需要處理的專案。工程師須花費時間對其工作流程進行偵錯，以及補償他們驗證工具鏈中的斷層，而不是對產品設計進行最佳化及偵錯。晶片級的功能驗證必須以較寬廣的角度來進行審視。GarySmith曾在2006DAC之前言簡意賅地

2、指出此問題：「其實一切關鍵就在軟體啊，笨蛋！」他與DayaNadamuni共同指出，在現今的SoC專案中，軟體才是關鍵的不可或缺的角色。Nadamuni表示：「你可以擁有精準的演算法、一次就成功的矽晶片設計，以及獨有的智慧財產權(IP)。但是，如果沒有軟體，該產品將一無是處[1]。」現今大多數的掌上型裝置都呈現出這一較大著眼點，軟體無線電技術(SDR)及其相關產品的研發挑戰也一樣：例如，聯合戰術無線電系統(JTRS)，以及感知無線電系統。這些系統[2]所要求的現場重新組態智慧，我們可以稱之為硬體/軟體共同設計挑戰的完美風暴。您必須提問的問題：「每一項工作都是費用，還

3、是投資？」在模型基礎化設計中，系統模型是一種可執行的規格，並成為設計與驗證時的黃金標準。在設計階段，此模型可供不同的設計團隊分享，包括系統、軟體與硬體工程師。每個團隊都可使用此模型來推敲其元件，同時可確保維持系統設計的原意。模型基礎化設計對於整合驗證與設計工作非常重要，系統模型及其作業環境，減去所設計的元件，就會成為每一個元件的測試平台與分析環境。此方法可降低在市場領先的系統中因內部元件及子系統間缺乏標準且定義良好之介面而導致的驗證困難性同時亦可以消除因建立個別區塊及介面的測試所需的非生產性工作。驗證HDL或嵌入式軟體的工程師經常會問：「我的實現夠好嗎？」關鍵的後續

4、問題應該是：「怎樣才算夠好？」演算法或系統工程師所建立的演算法規格中通常已包含第二個問題的答案。透過協同模擬，可執行的規格可供驗證團隊作為測試用的工具，以確保獲得正確的系統功能性。協同模擬可允許演算法工程師、硬體及軟體工程師在他們自己的所屬環境中工作，同時讓整個團隊都能清楚其設計及實現決策的影響。與設計可執行演算法規格相關的原始工作，會從一項費用轉換為一種投資，並可持續獲得回報。圖1：使用MATLAB®、Simulink®以及其他多家廠商提供的工具之模型化基礎設計2010/01採用模型化基礎設計可以逐步增加：元件模塊的驗證元件模塊層次的開發可以獨立平行進行，以獲得高

5、度初始生產力，可以單獨探索與最佳化演算法，但是將無法測試元件相關性。在過去的系統中，分治演算法對於功能驗證十分有用，這是因為系統建立模塊在本質上就是分隔與獨立的。然而，現今產品中已經包括各種功能的整合，包括SoC中的類比、數位、介面與處理器模塊功能等過去是各自獨立的功能的整合。完全驗證任何區塊都要求完整探索其獨立功能以及與設計其他部分的互動。而跨越不同區域界線間驗證其互動通常是區分與解決方法最容易失敗的地方。在系統環境中進行驗證設計任何元件模塊層次的驗證都無法探索不同區域間的介面與相關性，也無法找出產品在實際使用時所可能發生的問題，因此如何將演算法模塊與系統的剩餘部

6、分整合對於驗證設計是相當關鍵的。有了MathWorks™產品，Broadcom(先前為ZyrayWireless)使用模型化基礎設計來加速3G行動裝置上WCDMA的SPINNER半導體產品系列的開發。Broadcom系統工程部主管MarkKent表示：「主要的挑戰在於將WCDMA系統的整個複雜性轉換為一個可發揮機能的硬體[3]。Broadcom採用了MATLAB®與Simulink®來建立不同的子系統，包括基地台、無線通道模型以及手機。每一個子系統都可以當成其他系統的元件測試平台。使用Simulink，他們可以迅速地將系統模型分割成結構子系統，以方便硬體工程師更輕鬆

7、地實現每一個元件。通常，需要對系統架構進行探索以找到最合適的目標實現方式，最好的方法是在定義和驗證演算法之後，再對系統每一個部分的最佳化實現進行評估。例如，在休士頓的萊斯大學(RiceUniversity)，Brogioli、Radosavljevic與Cavallaro探索了在3.5GHSPDA行動電話上混合DSP/FPGA實現時進行分割的利弊得失，發現若採用合適的分割方法可讓效能提高90%。[4]從系統模型中進行分割與實現可以大幅加速整個程序，透過自動產生程式碼功能可以用來產生處理器與HDL的嵌入式程式碼，以及FPGA的測試平台，協同模擬連結可以關閉驗證迴圈