基于fpga%26dsp架构的嵌入式合并单元的软件设计

基于fpga%26dsp架构的嵌入式合并单元的软件设计

ID:33183016

大小:2.58 MB

页数:72页

时间:2019-02-21

基于fpga%26dsp架构的嵌入式合并单元的软件设计_第1页
基于fpga%26dsp架构的嵌入式合并单元的软件设计_第2页
基于fpga%26dsp架构的嵌入式合并单元的软件设计_第3页
基于fpga%26dsp架构的嵌入式合并单元的软件设计_第4页
基于fpga%26dsp架构的嵌入式合并单元的软件设计_第5页
资源描述:

《基于fpga%26dsp架构的嵌入式合并单元的软件设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、声明本学位论文是我在导师的指导下取得的研究成果,尽我所知,在本学位论文中,除了加以标注和致谢的部分外,不包含其他人已经发表或公布过的研究成果,也不包含我为获得任何教育机构的学位或学历而使用过的材料。与我一同工作的同事对本学位论文做出的贡献均已在论文中作了明确的说明。研究生签名:年月日学位论文使用授权声明南京理工大学有权保存本学位论文的电子和纸质文档,可以借阅或上网公布本学位论文的部分或全部内容,可以向有关部门或机构送交并授权其保存、借阅或上网公布本学位论文的部分或全部内容。对于保密论文,按保密的有关规定和程序处理。

2、研究生签名:年月日鲁硕:l二论文基于FPGA&DSP架构的嵌入式合并单元的软件设计摘要{IlIIIllllIIII!lY206106随着变电站系统面向自动化、数字化、共享化的高速发展,传统互感器由于自身限制已不能很好的满足数字化变电站的要求。电子式互感器以其优异的性能很好的代替了传统互感器,成为变电站中重要的组成部分。合并单元作为电子式互感器与二次设备的数字接口,其主要功能为:控制高压侧信号的同步采样,将所接收到的数字信号做相应的计算,按照标准格式标准发送给继保、测控装置。因此,其研究具有较大的实用价值。本文主要以

3、基于FPGA&DSP架构的合并单元为基础,研究软件设计与实现。本文合并单元的软件设计分为数据接收模块、数据处理模块以及数据输出模块三部分。为满足数据接收模的实时性、高质量要求,在FPGA内部采用VHDL语言,设计开发了数据的同步采样、解码、校验、排序缓冲等功能模块,并对模块功能和整体功能进行了仿真验证,结果表明设计是有效的。针对在DSP内部实现的数据处理模块和输出模块,为满足合并单元实时性要求,及便于日后系统功能扩展的需要,本文移植了uC/OS.II操作系统。研究了FIR滤波、相位补偿、有效值及相角计算等算法原理,

4、并给出了实现过程及试验结果。在数据输出模块中,采用UDP组播的方式实现了数据的以太网传输。为方便系统调试与测试,在上位机上设计了数据接收图形界面,实时接收、显示合并单元发送而来的数据。从仿真及试验结果来看,本文设计的合并单元的三个模块都能较好的运行,为合并单元软件功能的实现提供了一种设计方案。关键词:电子互感器,合并单元,IEC61850标准,数字接121AbstractWiththerapiddevelopmentofthesubstationsystemachievingautomation,digitizat

5、ionandsharing.thetraditionaltransformerCannotbegoodtomeettherequirementsofdigitalsubstationduetoitsownlimits.ElectronictansformersubstitutethetraditionaltransfoIrmerwellforitsexcellentperformanceandbecomeallimportantpartofthesubstation.Asthedigitalinterfaceofe

6、lectronictransformerandsecondaryequipment,themergingunitcontrolsthesimultaneoussamplingofthesignalonthehighpressureside,thendoescorrespondingcalculationwiththereceiveddigitalsignal,finally,sendsitinaccordancewiththeformatstandardstothesecurity,monitoringandcon

7、troldevices.Therefore,itsstudyhasgreatpracticalvalue.Inthispaper,softwaredesignandimplementationareresearchedonthemergingunitbasedonFPGA&DSParchitecture.Thesoftwaredesignofthemergingunitisdividedintothreepans,suchasdatareceivingmodule,dataprocessingmodule,andd

8、ataoutputmodule.Tomeetthereal.time,high·qualityrequirementsofreceptionmodule,VHDLlanguageisusedinsidetheFPGA.Eachsub.functionmoduleiSdesigned,suchasthesynchronizationofdatasampling

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。