基于fpga的aes算法中行位移与列混淆混合设计

《基于fpga的aes算法中行位移与列混淆混合设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、第３９卷第１期西华师范大学学报（自然科学版）２０１８年３月Ｖｏｌ３９Ｎｏ１ＪｏｕｒｎａｌｏｆＣｈｉｎａＷｅｓｔＮｏｒｍａｌＵｎｉｖｅｒｓｉｔｙ（ＮａｔｕｒａｌＳｃｉｅｎｃｅｓ）Ｍａｒ．２０１８ＤＯＩ：１０．１６２４６／ｊ．ｉｓｓｎ．１６７３５０７２．２０１８．０１．０１９基于ＦＰＧＡ的ＡＥＳ算法中行位移与列混淆混合设计彭关礼，肖顺文（西华师范大学电子信息工程学院，四川南充　６３７００９）摘要：针对ＡＥＳ算法轮变换的行位移变换与列混淆变换的特点，提出一种基于ＦＰＧＡ方案的混合设计。将这两种变换模块综合为一个整体变

2、换模块，然后用ＶＨＤＬ语言对各功能模块进行描述和仿真。仿真结果表明混合设计模块能够实现两个独立模块分别实现的功能，为ＡＥＳ算法中行位移与列混淆的实现提供了一种方法。关键词：ＡＥＳ算法；ＦＰＧＡ；混合设计中图分类号：ＴＰ９３　　　文献标志码：Ａ　　　　文章编号：１６７３５０７２（２０１８）０１０１０６０５０　引言［１］随着信息技术与互联网的发展，数据传送的安全性也变得越来越重要。高级加密标准ＡＥＳ（ＡｄｖａｎｃｅｄＥｎｃｒｙｐｔｉｏｎＳｔａｎｄａｒｄ）算法作为目前最流行的加密算法之一，无论是在商业、工业还是在军

3、事方面都被［２］广泛应用。该加密算法是继数据加密标准ＤＥＳ（ＤａｔｅＥｎｃｒｙｐｔｉｏｎＳｔａｎｄａｒｄ）之后的新一代加密算法，采用了Ｒｉｊｎｄｅａｌ算法设计，该算法具有模块性、高效性、对称性等自身结构特点。高级加密标准ＡＥＳ算法硬件实现相比软件实现提供了更好的物理安全性和更快的处理速度，ＦＰＧＡ［３］（Ｆｉｅｌｄ－ＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）以其可编程性为该算法的实现提供了较好的平台。本文针对该算法中行位移变换模块和列混淆变换模块的特点将两个模块综合为一个整体模块基于硬件描述语言ＶＨＤＬ（Ｖｅｒｙ－

4、Ｈｉｇｈ－ＳｐｅｅｄＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔＨａｒｄｗａｒｅＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）来实现，为ＡＥＳ算法中行位移与列混淆的实现提供一种可行的设计方案。１　ＡＥＳ的轮函数分析轮变换函数包括了字节替代变换（ＳｕｂＢｙｔｅｓ）、行位移变换（ＳｈｆｉｔＲｏｗｓ）、列混淆变换（ＭｉｘＣｏｌｕｍｎｓ）（除最［４］后一轮加密外）以及轮密钥加（ＡｄｄＲｏｕｎｄＫｅｙ）四个步骤的操作。在ＡＥＳ加密算法中明文分组长度为１２８位固定值，而密钥分组长度的不同决定了加密的轮数和轮变换的轮数，当密钥分组长度为１２８位时

5、加密轮数和轮变换轮数为１０轮；当密钥分组长度为http://xbzkb.cwnu.edu.cn１９２位时加密轮数和轮变换轮数为１２轮；当密钥分组长度为２５６位时加密轮数和轮变换轮数为１４轮。虽然相应的加密轮数能够实现对数据信息进行有效地保护，但轮函数中的行位变换和列混淆变换为加密算法提供了更高的扩散性以抗击密码攻击，因此轮变换中的行位变换和列混淆变换对实现ＡＥＳ加密算法有着至关重要的作用。１．１　行位移变换行位移变换是一个简单的字节换位操作，它是将状态中的行按照不同的偏移量进行循环移位。ＡＥＳ加密算法中明文分组长度为

6、固定值１２８位，可以抽象地用４行４列的状态矩阵来表示，每行由４字节组成。在ＡＥＳ加密算法中行位移变换是将第１行字向左循环移动０字节，第２行字向左循环移动１字节，第３行字向收稿日期：２０１７０９２３　　基金项目：四川省教育厅基金项目（１５ＺＡ０１４５）作者简介：彭关礼（１９８８—），男，四川万源人，硕士研究生，主要从事软件无线电、ＡＥＳ加密技术及ＳＯＰＣ技术研究。Ｅｍａｉｌ：６２５０５８６８３＠ｑｑ．ｃｏｍ通信作者：肖顺文（１９７０—），男，四川金堂人，教授，主要从事软件无线电及ＥＤＡ技术研究。Ｅｍａｉｌ：１２

7、５６５４１７９１＠ｑｑ．ｃｏｍ引用本文：彭关礼，肖顺文．基于ＦＰＧＡ的ＡＥＳ算法中行位移与列混淆混合设计［Ｊ］．西华师范大学学报（自然科学版），２０１８，３９（１）：１０６１１０．［ＰＥＮＧＧｕａｎｌｉ，ＸＩＡＯＳｈｕｎｗｅｎ．ＴｈｅＨｙｂｒｉｄＤｅｓｉｇｎｏｆＳｈｉｆｔＲｏｗｓａｎｄＭｉｘＣｏｌｕｍｎｓｉｎＡＥＳＡｌｇｏｒｉｔｈｍＢａｓｅｄｏｎＦＰＧＡ［Ｊ］．ＪｏｕｒｎａｌｏｆＣｈｉｎａＷｅｓｔＮｏｒｍａｌＵｎｉｖｅｒｓｉｔｙ（ＮａｔｕｒａｌＳｃｉｅｎｃｅｓ），２０１８，３９（１）：１０６１１０．］第３９卷第１

8、期彭关礼，等：基于ＦＰＧＡ的ＡＥＳ算法中行位移与列混淆混合设计１０７左循环移动２字节，第４行字向左循环移动３字节。１．２　列混淆变换列混淆变换是一个作用在４字节列上的砖匠变换，可以将每列看作是一个多项式与一个固定的多项ｄ３２４［５］（ｘ）＝０３．ｘ＋０１．ｘ＋０１．ｘ＋０２相乘后取模ｘ＋１，亦可用式（１）所示的矩阵形式表示。′ｓ０，ｃ０２