存储芯片纠检错电路设计与fpga实现

存储芯片纠检错电路设计与fpga实现

ID:33473952

大小:2.12 MB

页数:60页

时间:2019-02-26

存储芯片纠检错电路设计与fpga实现_第1页
存储芯片纠检错电路设计与fpga实现_第2页
存储芯片纠检错电路设计与fpga实现_第3页
存储芯片纠检错电路设计与fpga实现_第4页
存储芯片纠检错电路设计与fpga实现_第5页
资源描述:

《存储芯片纠检错电路设计与fpga实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、工学硕士学位论文存储芯片纠检错电路设计与FPGA实现林博哈尔滨工业大学2007年7月图书分类号:TP333U.D.C.:621.3.049.77工学硕士学位论文存储芯片纠检错电路设计与FPGA实现硕士研究生:林博导师:叶水驰教授申请学位级别:工学硕士学科、专业:微电子学与固体电子学所在单位:电子科学与技术系答辩日期:2007年7月授予学位单位:哈尔滨工业大学ClassifiedIndex:TP333U.D.C.:621.3.049.77DissertationfortheMaster’sDegreeinEngineeringTHED

2、ESIGNANDIMPLEMENTOFEDACCIRCUITFORMEMORYONFPGACandidate:Supervisor:AcademicDegreeAppliedfor:Specialty:Affiliation:DateofOralDefence:Degree-Conferring-Institution:LinBoProf.YeShuichiMasterofEngineeringMicroelectronicsandSolid-StateElectronicsDept.ofMicroelectronicsScienc

3、eandTechnologyJuly,2007HarbinInstituteofTechnology哈尔滨工业大学工学硕士学位论文摘要受宇宙空间中辐射的影响,卫星上的双稳态器件如静态存储器SRAM可能会发生单粒子翻转效应SEU(SignalEventUpset)。SEU可能会造成存储器某一位的数据从一个稳态变化到另一个稳态,而存储器的数据变化又会使星载计算机系统的指令或是数据出错,严重时可能导致整个星载计算机系统的崩溃。因此需要寻找一种办法来纠错或是容错。实现星载计算机容错或纠错的办法有很多,本课题采用的是差错控制编码的方法来对SR

4、AM实现纠错和检错。本文详细介绍了EDAC电路结构的设计过程、仿真过程以及在FPGA上的调试过程,对于减少因单粒子翻转而造成的存储器软错误,提高星载计算机的整体可靠性有着非常重要的意义。本文首先阐述了纠错编码的基本理论,在考虑SEU发生的小概率特点的基础上,论证了各种纠错编码在存储器应用领域的优缺点和可行性,最终选择了(13,8)汉明码来设计纠错电路。然后参考经典的EDAC(ErrorDetectionAndCorrection)电路提出了一种时序控制方式更为简单,关键路径更短的EDAC电路结构,并用VerilogHDL语言进行了描述

5、。该电路除实现正常的纠一检二功能外还集成了SRAM数据回写功能。采用Actel公司的FPGA对上述EDAC电路进行测试。在设计测试方案之前先对所用的CoreMP7开发板作了简要介绍,然后根据板上现有资源,经过反复的调试和修改,设计了一个测试平台,用该平台可以完成对本文所设计的EDAC电路的功能测试。关键词错误检测与纠正(EDAC);单粒子效应;星载计算机;静态存储器;FPGA-I-哈尔滨工业大学工学硕士学位论文AbstractBytheradiationinspaceenvironment,theSRAMonsatellitemay

6、experienceSEU(SignalEventUpset).SEUwillcauseacertaindatainmemorychangesfromonesteadystatetoanothersteadystate,andthischanginginmemorymayseriouslyleadtothecollapseoftheon-boardcomputersystem.Asaresult,itisnecessarytofindawaytocorrectingortoleratingtheerrors.Therearemanyw

7、aystoachievefault-tolerantorerror-correcting.Thetopicusingthemethodoferror-controlcodestoachieveSRAMErrorcorrection.Thispaperdetailsthedesignprocessofthecircuitstructure,simulationanddebuggingofFPGAprocess.Ithasveryimportantsignificancetotheon-boardcomputer’reliabilitya

8、ndminimizethesofterrorsofmemorycausedbySEU.Aboveall,error-correctioncodestheoryismentionedinthispaper.Consider

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。