hinoc网络emac模块的设计与实现

hinoc网络emac模块的设计与实现

ID:33529478

大小:4.02 MB

页数:65页

时间:2019-02-26

hinoc网络emac模块的设计与实现_第1页
hinoc网络emac模块的设计与实现_第2页
hinoc网络emac模块的设计与实现_第3页
hinoc网络emac模块的设计与实现_第4页
hinoc网络emac模块的设计与实现_第5页
资源描述:

《hinoc网络emac模块的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、摘要HINOC(HighperformanceNetworkOverCoax)网络是在当前FTTB已经存在和普遍应用的前提下,利用有线电视网已有的同轴电缆线路和分配网络,组建而成的最后100米范围内的宽带接入网。该技术完全利用现有有线电视网同轴电缆的网络布线,仅增加HINOCBridge(HB)和HINOCModem(HM)等相关设备,实现高速和高质量多业务接入,可提供用户包括IPTV、SDTV/HDTV和上网等宽带应用。本文首先概述了当前三网融合的发展现状,由此引出了HINOC网络的产生原因、特点、优势和

2、发展前景;然后介绍了HINOC网络中的关键设备HB/HMSoC芯片的系统设计,指出EMAC作为SoC芯片中FPGA与外部以太网PHY接口的重要作用,并给出该EMAC模块的总体设计;接着采用自上而下的设计方法完成了EMAC模块的设计与实现,主要描述了EMAC中数据发送模块、数据接收模块、流量控制模块、MII接口管理模块和寄存器模块等各个子模块需要完成的功能及工作流程,并使用状态机依次完成了各个功能子模块的设计以及VerilogHDL的代码实现;最后,搭建仿真测试环境,把各个功能子模块通过端口信号连接形成一个完

3、整的EMAC模块,使用ISE10.1和ModelSim对该EMAC模块进行功能和时序仿真并在FPGA上进行了板级验证,通过验证说明设计的EMAC模块满足了HINOC网络协议和IEEE802.3标准中规定的EMAC在接收数据过程中完成线路解码及无错接收,在发送数据过程中完成前导、SFD的插入及循环冗余校验等要求;并且该EMAC模块在全双工模式下具有标准的流量控制机制,实现了FPGA与外部百兆速率以太网PHY芯片的无缝、快速连接,最终论证了本文所设计的EMAC的正确性和实用性,达到了预期设计目标。关键词:HIN

4、OCEMAC数据发送/接收流量控制时序仿真ABSTRACTHINOC(HighperformanceNetworkOverCoax)bridgesthelast100metersfromfibernodetohomesincefiberiswidelydeployedandused.HINOCisahomebroad-bandaccessnetworkcommunicatingoverexitingcoaxialcable.HINOCtechnologycompletelyusesthecableofwir

5、edTV,onlyaddingthedevicesofHM(HINOCModem)andHB(HINOCBridge)withoutchangingthecurrentwireline.HINOCprovideshigh-speedandhigh-qualityaccessformulti-services,suchasvoice,IPTV,SDTV/HDTVanddata.Firstly,thefeaturesandcurrentdevelopmentoftriple-networkconvergence

6、arepresentedinthisthesis,andthen,thereasonsofappearance,characteristics,advantagesanddevelopmentprospectofHINOCnetworkareeduced.Secondly,thedesignofHB/HMSoCchipwhichisthekeydeivceofHINOCisintroduced,andtheimportanteffectofEMACbetweenFPGAandexternalEPHYissh

7、own,simultaneously,theholisticdesignofEMACmoduleisparticularlypresented.AndthenaTop-DownmethodtodesignandrealizetheEMACmoduleonFPGAispresentedinthisthesis.TheworkprocessofsubmodulesdesignedinEMACmodulearedescribed,includingDataReceivingModule,DataTransmitt

8、ingModule,ControllingModule,MIIInterfaceManagerModuleandRegisterModule,andallthesesubmodulesaredesignedbyusingStateMachineandcodedinVerilogHDL,everysubmoduleisperformedthetimingsimulation.Finally,thetestbench

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。