多核网络处理器片上总线的设计与验证

《多核网络处理器片上总线的设计与验证》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、代号10701学号1111122854分类号TN4密级公开UDC编号题（中、英文）目多核网络处理器片上总线的设计与验证DesignandVerificationofOnChipBusinMulti-coreMulti-coreNetworkProcessor作者姓名李涛学校指导教师姓名职称史江义副教授工程领域集成电路工程企业指导教师姓名职称赵海涛工程师论文类型实用新型技术提交论文日期二○一四年一月西安电子科技大学独创性（或创新性）声明本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容

2、以外，论文中不包含其它人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切相关责任。本人签名：日期西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业离校后，发表论文或使用论文（与学位论文相关）工作成果时署名单位仍然为西安电子科技大学。学校有权保留送交论文的复印

3、件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。（保密的论文在解密后遵守此规定）本学位论文属于保密，在年解密后适用本授权书。本人签名：日期导师签名：日期__摘要摘要为了满足现代网络处理器的性能需求，本文为新一代西电网络处理器（XidianNetworkProcessor,XDNP）设计了一组高带宽，并行性好的片上总线，并根据数据信息传输特点，采用了不同的总线结构，实现了性能和资源的良好折中。在设计实现阶段，将XDNP片上总线的结构分为了命令总线部分和数据总线部分。命令总线部分根据目标单元的类型采用了

4、多层总线和共享总线相结合的结构，数据总线部分则根据数据传输量的特点分为了SRAM数据总线和DRAM数据总线，其中SRAMPUSH数据总线、SRAMPULL数据总线、DRAMPULL数据总线采用了交叉开关的总线结构，DRAMPUSH数据总线则采用了多层总线和共享总线相结合的总线结构。XDNP片上总线上的仲裁器以固定优先级算法和轮转优先级算法为基础根据通信特点采用不同的仲裁策略，有效地保证了请求的优先性和公平性，FIFO缓存则保证了系统的并行性。在设计验证阶段，以VMM验证方法学为指导，为XDNP片上总线搭建了测试平台，分别统计了功能覆盖率、断言覆盖率、代码

5、覆盖率并验证了数据的完整性，从而全面证明了设计的正确性。利用DesignCompiler在SMIC0.13um工艺下对XDNP片上总线进行了综合，综合频率为400MHZ，系统理论带宽为175Gbps，最后对数据传输时间进行了统计分析，证明了片上总线良好的实时性和并行性。关键词：多核网络处理器交叉开关VMM验证方法学AbstractAbstractInthispaper,asetofon-chipbuswithlargethroughputandgoodparallelismisdesignedforthenewgenerationofXidianNetw

6、orkProcessortomeettheperformancerequirementsofthemodernnetworkprocessor.Thisdesigncontainsdifferentbusstructuresaccordingtothecharacteristicsofdatatransmissionanditalsoachievesawelltrade-offbetweenresourceandperformance.Intheimplementationstage,theon-chipbusofXDNPisdividedintocom

7、mandbusanddatabus.Accordingtothetypeofthetargetunit,thearchitectureofcommandbusisacombinationofthemulti-layerbusandthesharedbus.thedatabusisdividedintotheSRAMdatabusandDRAMdatabusaccordingtotheamountofdatatransmission.ThecrossbarswitchbusstructureisdesignfortheSRAMPUSHdatabusandt

8、heSRAMPULLdatabusandtheDRAMPULLdatabus.T