资源描述：
《usb接口电路的设计与实现——发射端的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、电子科技大学硕士学位论文USB接口电路的设计与实现——发射端的设计姓名：辛宇申请学位级别：硕士专业：微电子学与固体电子学指导教师：李平20030501摘要USB是由Compaq,Digital,Equipment,IBM,Intel,Microsoft,Nec和NorthernTelecom(北方电信公司)等七家公司共同提出的。USB的英文全称为UniversalSerialBus，中文含义是通用串行总线，它是一种快速的、双向的、同步传输的、廉价的并可以进行热拔插的串行接口，它是与当今计算机的发展趋势相适应的。之所以提出USB技术的主要原因就是想利用
2、单一的总线技术，来满足多种应用领域的需要。在USB总线上，可以同时支持低速(1.5Mb/s)和全速(12Mb/s)以及高速(480Mb/s)的数据传输;而且可以支持异步(如键盘、游戏杆、鼠标)传输和同步传输(如声音，图象设备)等传输方式;它还可以同时支持多达127个外设。可见USB总线技术的提出使人们渴望利用单一的总线技术来实现多种外设同主机互连的梦想得以实现。本文详细介绍了USB的特点、总线体系结构、数据传输模式、USB数据流模型、USB协议。让大家对USB系统、USB协议以及我们的工作开展有个大概的了解。在消化协议，深入理解协议的基础上提出设计U
3、SB接口电路的思想。对同步模式的识别、并行/串行转换、位填充/解除填充、CRC校验/产生、PID校验/产生、地址识别和握手评估/产生做了具体的分析。为将来的进一步硬件验证奠定了良好的基础，也增强了集成电路设计中心在通信协议方面的科研能力。采用自顶向下的设计方法，在充分了解系统的基础上，划分功能模块进行行为描述、RTL功能仿真、逻辑综合。在此基础上进一步做时序仿真和静态时序分析，产生byte文件，下载到FPGA进行实物验证。运用硬件描述语言一Verilog-hdl来完成代码设计，并使用Active-HDL和Synplify软件完成仿真和综合。同时本文对
4、EDA软件(Active-HDL和Synplify)的使用也做了一定的介绍。关键词:USB通信模型，通讯流模型，数据传输方式，通讯协议，事务处理，USB接口，NRZI,SIEABSTRACTUniversalserialBusisanewtechnologyaboutinterfacebetweencomputeranddevice.USBtechnologyhasbecomeoneofthefastestdevelopingtechnologiesinrecentyears,andiswidelyusedinthecomputerfield.USB
5、technologyissinglebustechnology.USBbussupportsnotonlylowspeed(1.5Mb/s)，fullspeed(12Mb/s)andhighspeed(480Mb/s)datatransmissionbutalsoasynchronoustransmission(suchaskeyboard,play-pole,mouse)synchronoustransmission(suchassound,imagedevice)andothertransmissions.USBtechnologyimpleme
6、ntsconnectionbetweenmulti-devicesandhost.ThispapermainlyintroducesfeatureofUSB,bussystemstructure,datatransmissionmethod,dataflowmodelofUSBandUSBprotocol二AnideaisbroughtforthtodesignUSBinterfacecircuitaftercomprehendingtheUSBprotocol.Atthesametime,thispaperpresentspacketrecogni
7、tion,transactionsequencing,SOP,EOP,RESET,RESUMEsignaldetection/generation,clock/dataseparation,NRZIDatae门coding/decodingandbit-stuffing,CRCgenerationandchecking(TokenandData)，packetID(PID)generationandchecking/decoding,serial-parallel/parallel一serialConversion.Inthisdesign,code
8、sarewritteninVerilog-hdl,simulatedinActive-hdlandsynth
