基于fpga的数字pid控制器设计

《基于fpga的数字pid控制器设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第12卷第2期重庆科技学院学报（自然科学版）2010年4月基于FPGA的数字PID控制器设计陈昭明白向林龚晓宏（中国航天第四研究院401所，西安710025）摘要：PID控制器的可靠性及实时性是实现运动控制系统精确定位的重要环节。在分析PID控制算法的基础上，采用FPGA对增量型PID控制器进行设计及仿真实验，整个程序采用VerilogHDL语言编写。仿真结果表明该方法的有效性和可行性。关键词：控制器；FPGA；控制策略；控制算法中图分类号：TP273文献标识码：A文章编号：1673-1980（2010）02-0149-03PID控制器结构清晰、参数可调

2、，适用于各种控散化为差分方程。经过合并，整理可得：制对象，可在现场根据实际情况调节参数而取得较Δu(k)=kpΔe(k)+kie(k)+kd［Δe(k)－Δe(k－1)］（2）好的控制效果，因此在动态控制系统中广泛使用。式中：Δe(k)=e(k)－e(k－1)；ki=kpT/Ti，积分系数；kd=kpTd/T其核心思想是针对控制对象的控制需求，建立描述为微分系数；T为采样周期；k为采样序号。通常称对象动态特性的数学模型，通过采用调整比例、微式（2）为增量型PID控制算法。从式（2）可看出增量分、积分参数的控制策略来达到最佳系统响应和控型控制算法只与前三次

3、采样值有关，不需要大量的制效果。但是采用微处理器来实现时，不能完全避数据存储和累加，因而不易引起误差累积，计算量小免程序跑飞和计算机误动作对整个控制系统的破坏且实时性好。其结构原理如图1所示。性影响。现场可编程门阵列FPGA的出现为PID控Ck制器的设计提供了新的实现手段。FPGA集成度高、e(k)比例模块r(k)偏差模块体积小、功耗低、可靠性高、设计方法灵活，不仅具有y(k)kp△u(k)反复编程、反复探险、反复使用等特点，更能得到实k积分模块求和模块i用的系统芯片SOC(SystemOnChip)。在本设计中采时序分配微分模块用Xilinx公司的Vi

4、rtex-ⅡPro系列芯片XC2VP30kd实现数字PID控制器的设计，提高系统的运算速图1PID结构原理图度、减少系统的体积、增强其可靠性。2各功能模块的设计1PID控制算法在此将详细描述各模块的具体实现过程。使用完整的PID控制表达式为：的软件编程环境为ISEFoundation，综合工具为tISE10.11de(t)自带的XST，各模块的程序采用Verilogu(t)=kp［e(t)+乙e(t)dt+Td］（1）T0dtHDL语言编程。i式中：kp称为比例增益；Ti为积分时间常数；Td为微2.1偏差模块分时间常数；u(t)为控制量；e(t)为偏差。

5、在数字控制偏差模块是将给定值r(k)与A/D转换所得的反系统中，PID控制算法的实现必须用数值逼近的方馈值y(k)求偏差，然后把所得的偏差值传给后续模法将模拟算法离散化。当采样周期很短时，用求和块进行处理，如图2所示。复位信号reset为低电平代替积分，向后差分代替微分，使模拟PID算法离时复位，否则，在输入时钟的上升沿到达时，在使能收稿日期：2009-09-13作者简介：陈昭明（1985-），男，四川人，中国航天科技集团第四研究院401所硕士研究生，研究方向为测试计量技术及仪器。·149·陈昭明，白向林，龚晓宏：基于FPGA的数字PID控制器设计信号e

6、n（高电平有效）的驱动下存储给定值并计算输入时钟的上升沿进行乘积运算实现积分调节，消偏差。仿真波形如图3所示，以rk和yk的位宽均为除系统的稳态误差。应注意合理选择积分系数，否则8bit为例，假定系统给定值为80，反馈初始值为60，会造成在响应初期产生积分饱和现象，引起超调，或然后逐次增加，当使能信号en为1时，在时钟信号难以消除静差，影响调节精度。的上升沿依次计算出偏差值ek为20，18，16等。图中数据为十六进制表示。ek(7:0)ek_1（7：0）kp(3:0)rk(7:0)ek(7:0)clkrk(7:0)enclkresets1(11:0)en

7、图4比例模块resetCurrentSimulationTime:1000ns50ns75ns100ns125ns150ns175ns200ns225ns250ns275ns图2偏差模块clk0en1CurrentSimulation50ns100ns150ns200ns250ns300ns350ns400ns450ns500nskp[2:0]3′h3Time:1000nsreset1clk0ek[7:0]8′h018′h028′hFF8′h028′hFD8′h058′h048′h038′hFF8′h068′hFD8′h068′h048′hFDreset

8、1en1ek_1[7:0]8′h048′h028′hFD8′h038′hFB8′