基于dsp的mpeg-4编码器的设计与实现

《基于dsp的mpeg-4编码器的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、维普资讯http://www.cqvip.com第2期微处理机N0．22003年4月MICROPROCESSORSApr．．2003基于DSP的MPEG一4编码器的设计与实现‘宋莹，陆侃芸，季晓勇(南京大学电子科学与工程系，南京210093)摘要：本文介绍了一种基于DSP的MPEG～4编码器的硬件设计。该编码器采用MPEG一4编码方案，以DSP为处理平台，具有集成度高、模块化等特点。FPGA与DSP的配合设计更增强了其灵活性，具有一定的普遍意义。关键词：MPEG一4；DSP；FPGA；EMIF；HPI；McF52

2、72中图分类号：TN911文献标识码：A文章编号：1002—2279(2004)02—0047—02TheImpIementationofMPEG一4EncoderBasedonDSPSONGYing，LUKan-yun，jlXiao—yong(DepartmentofEE，NanjingUniv．,Nanjing210093，China)Abstract：Inthispaper，aMPEG一4encoderbasedonDSPisintroduced．TheencoderimplementsMPEG一4comp

3、ressionbyusingDSPplatform．Ithasmanyadvantages，suchashighintegration，blocking，etc．ThemethodofFPGA+DSPdesigncanbeuniversalused．Keywords：MPEG一4；DSP；FPGA；EMIF；HPI；MCF52721引言进行数据高速预处理，DSP实现数据MPEG一4压缩，其中CPLD芯片对整个编码器起逻辑控制作数字压缩技术是数字化技术的核心之一。视频用，系统结构如图2。数据经DSP压缩后，MPEG

4、一4图像的压缩编码方法MPEG一4有效实现了数据的数据流通过HPI口将数据传输给网络传输模块，以高效压缩、基于内容交互(操作、编辑、访问等)、内容实现MPEG一4视频码流的打包、传输。分级扩展(空域分级、时域分级)等，以其出色的媒体性能、更高的压缩比而在多媒体领域得到广泛应用。然而，适合应用到各种嵌入式设备中的MPEG一4编解码开发仍然是目前没有很好解决的一个问题。与基于PC平台的MPEG一4编解码器解决方案相比，基于DSP的MPEG一4编解码器由于其选用图2编码器系统结构的DSP运算能力强、编程灵活，且实现不同

5、的图像3编码器实现编码算法时只需对DSP内部的程序进行改写便可3．1芯片选择实现，诸如MPEG、H．263等多种图像编码，因而具(1)前端采集前端数据采集使用PHILIPS公有良好的应用情景。司的SAA7111A芯片。模拟视频信号经过该芯片处2编码器设计理生成Y、U、V数字信号，同时提取出模拟图像信2．1系统总体框架号中的同步信号，为后面的电路提供时钟或同步信系统分为两大模块：前端数据采集整理缓存模号。块和MPEG一4编码模块。如图1。数据采集获得视(2)DSP的选择TMS320C6202是美国TI公频数据流，整

6、理模块对视频数据流进行整理，最后通司推出的数字信号处理器芯片(digitalsignal过DSP进行数据压缩并输出。processors，简称DSPs)，主频200M／250MHz，片内vm!l数据采集整理lIMPEG-4编码压缩I压∞t-8个并行的处理单元，最大处理能力高达一—，fI缓存模块lf=l模块fl一1600MIPs／2000MIPs。通过DSK板模拟仿真，采用图1MPEG一4编码器的系统总体框架CIF格式的图像，每秒可以实现约20帧图像的处2．2系统结构分析理。从而该款芯片可以满足图像编码处理的要求。

7、同系统采用FPGA+DSP结构，前端通过FPGA时，C6202具有灵活的对外接口能力，为系统硬件设·基金项目t此研究项目得到南京大学应用研究开发基金的资助．宋莹(1981一)，女，江苏徐州人．硕士研究生，研究方向t图像处理，FPGA、DSP的应用．收稿日期I2003—05—26维普资讯http://www.cqvip.com·48·微处理机计带来极大的方便。具体见参考书目1。实现图像的网络传输。C62O2的HPI口指其扩展总(3)FPGA和CPLD的选择采用Altera公司线的主机口接口部分，经过编码器编码后的M

8、PEG一的FLEX6000实现前端数据高速预处理，同时实现4图像数据以帧为单位存放在DSP内部存储器中，对SAA7111A的初始化；MAX7000实现DSP外外部主机通过HPI口读取。以MCF5272微处理器围的逻辑控制，如协助DSP实现自举(BOOT)、主与HPI口通信为例。机(HPI)通信逻辑的实现，以及产生整个系统的电MCF5272将1O／1o0MB以太网控制器和一