基于cpldfpga的串行异步通信(uart)接口电路设计new

基于cpldfpga的串行异步通信(uart)接口电路设计new

ID:33922993

大小:258.56 KB

页数:3页

时间:2019-02-28

基于cpldfpga的串行异步通信(uart)接口电路设计new_第1页
基于cpldfpga的串行异步通信(uart)接口电路设计new_第2页
基于cpldfpga的串行异步通信(uart)接口电路设计new_第3页
资源描述:

《基于cpldfpga的串行异步通信(uart)接口电路设计new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第25卷第3期西安航空技术高等专科学校学报V乙1,25忡,。32007年5月Jo山爪alof刀’an户屺rotechni司CbllegeM云y2007基于CPLD尔PGA的串行异步通信(UART)接口电路设计储海燕(西安航空技术高等专科学校电气工程系,陕西西安710077)摘要:U诗RT(即U拍v巴司恕扣chi切以.R战iVerT欢山因mitter通用异步收发器)是广泛使用的串行数据传精协议。U人RT允许在串行桩路上进行全双工的通信。通过应用EDA技术,基于CPll)FI弋汰器件设计与实现UART的波特率产生器、UAR飞,发送器和接收器及其整合电路,目的是熟练

2、运用VHDL语言,掌握CPLD芯片的使用。关键词:VHDL;CPI工丫日兀决;U诱RT接口电路中圈分类号二T卜r702文献标识码:A文章编号:1008一兜33(2007)03一0025刀3软件。它提供了功能强大,直观便捷和操作灵活的原理图输1引言人,文本编辑输人,波形输人,混合翰人设计功能。采用高级目前,很多理工高校的EDA实验室都已建立,这为我们的文本编辑输人方式来实现各项功能。熟悉、使用可编程逻辑器件,学有所用的开发实验室产品提在单片机中几乎都有UART接口,因此这种UrART的供了便利条件。本设计就是从这一点出发,利用川t.甩公司硬件架构设计就相当的重要

3、,UART原名为Uni俄皿川yAs”-chi划阴ReCdver/T一itter(通用型异步接收及发送接口)。的可编程逻辑器件EPIKI的印08一3(ACEX1K系列),设计申行数据通信是指以位为单位的数据传输方式。在这种数简易的串行异步UART接口电路,这里我们选用V日DIJ硬据传输方式中,数据传输在一个传输的方向上只用一根通信件描述语言编写源程序,通过拟tera公司为其可编程逻辑器线,这根线既作为数据线又作为通信联络控制线。数据和联件专门开发的仿真软件MAX+Plusn编译仿真,然后下载到络信号在这根线上按位进行传输。由予申行通信方式要求EPIK10O印08

4、一3芯片上,进行实现,最后做出实物。的传输信号线少,数据传输的速度慢,因此常用于低速、远距2基于CPLD的软件设计方案离的通信场合,如计算机与计算机、计算机与有串行接口的外部设备的数据交换等。CPLD(Q肋plexPr飞”浏朋bleL艰1。公州Ce)是复杂可编2.1波特率产生器《价u动rate(知1。旧权汀)程逻辑器件的缩写。和基于Multisin企(X)1的数字电路硬件产生波特率的主信号频率是越高越好,这样才可产生较设计仿真相比,CPLD的软硬件方案有着极大的优越性。高且精确的波特率。若是以40MF肠主频率要产生960()波CPLD只需一块芯片就可以实现以上

5、设计多块芯片实现的功特率则必须将此SY吸工K=40M卜肠除以4166.66666不是整能。V卜DL的层次化设计功能使得用户能设计大规模的电数,取一个最接近的数是41“则波特率为96()1.53,其误差路系统,而且可以实现联机调试。VHDL是(V白了High小于00.1%。假如除数为4160则波特率为40以X)(X犯/岛冶目Int月夕妞teo卿itH公dwareD图币pt访h叫舆昭e)超高速4160=%巧.38其误差率为0,16%。电路的时序模拟如图1集成电路硬件语言的缩写形式。通过VHDL的灵活编程,可所示。以实现所需要的逻辑功能。2.ZU诱RT的发送IX控制

6、电路这里的仿真软件选用常见的川tera公司M欧Plusnlo.0以波特率频率产生器的E粗山1e’TX将数据r坛怕0以收稿日期二2(X)6一12一28作者简介:储海燕(1981一),女,陕西省西安市人,毕业于空军工程大学电讯工程学院通信工程专业,现任职于西安航专电气系,助教,主要从事电子及通信专业课程的教学工作。26西安航空技术高等专科学校学报第25卷是否为1的停止位,若不是则代表接收到的数据结构不对而令结构错误标志fram正rr=10在第9位接收完成后,准备要将移位寄存器ShtR铭转送入Lbut数据输出寄存器时,必须先检查是否巳进行过r的ut的数据读取。令数据

7、备妥标志加pDRdy二0。若七np-DRdy=1则代表前一笔rbLlt数据尚未被读取,这时候要令输出错误标志。tErr二1。否则正常时会将ShtR铭读取送人D川t锁存寄存,并令BitCnt=0以及Start=0可重新接收一笔新数据。图3为其时序模拟测试图。图IUART的波特率除频CLKUNIT模拟时序】诩d控制信号将其送人发送缓冲寄存器丁七uff,并令寄存器内容已载有数据而非空的标志加pTBufE二0。当同步波特率信号Enable来临时监视是否处于饥咖阳ufE=0(内有数TXUNIT的执行模拟时序(1)据)以及加闪卫催刃二0(内有送人数据),但因Tbuff以送

8、人传输寄存器T欢名内,为空故令加pTB

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。