基于fpga的串行通信控制系统的设计

《基于fpga的串行通信控制系统的设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、网络与通信NetworkandCommunication基于FPGA的串行通信控制系统的设计王媛媛，刘树林，刘宁庄，童军(西安科技大学电气与控制工程学院，陕西西安710054)摘要：在AlteraCycloneII平台上采用“自顶向下”的模块化设计思想及VHDL硬件描述语言，设计了串行通信控制系统。在QuartusII软件上编译、仿真后下载到FPGA芯片EP2C5Q208上，进行在线编程调试，实现了串行通信控制功能。基于FPGA的系统设计调试维护方便、可靠性高，而且设计具有灵活性，可以方便地进行扩展和移植。关键词：FPGA；通信控制系统；模块化；VHDL中图分类号：TN4

2、02文献标识码：A文章编号：1674-7720(2011)05-0057-03DesignofserialcommunicationcontrolsystembasedonFPGAWangYuanyuan，LiuShulin，LiuNingzhuang，TongJun(CollegeofElectricalandControlEngineering，Xi′anUniversityofScienceandTechnology，Xi′an710054，China)Abstract：ThedesignisbasedonCycloneIIofAlteracompany.Itisa

3、serialcommunicationcontrolsystemdesignedby“toptodown”modularizationideaandVHDLprogramminglanguage.AfterusingthesoftwareofQuartusIItocompileandsimulate，thedesignisdownloadedtoFPGAchip———EP2C5Q208andprogrammed，debuggedonline.Thesystemimplementedserialcommunication.DesignofsystembasedonFPGAi

4、seasytodebug，andhashighlyreliabilityandagility.Itiseasytoexpandandreplant.Keywords：FPGA；communicationcontrolsystem；modularization；VHDL基于现场可编程门阵列FPGA的系统开发可以广泛1串行通信控制系统的基本原理应用于各行各业，ASIC设计、通信、控制、电力电子等。基本的通信方式可分为并行通信和串行通信两种。其主要优点有：设计周期短、功耗低，可实现更高集成度并行通信就是数据以成组的方式在多个并行信道上同的数字系统和嵌入式系统等。用户可对FPGA

5、内部的逻时传输；而串行通信则是在传输过程中，二进制数据一辑模块和I/O模块重新进行配置，以实现数字逻辑电路位一位的通过一条通信信道，并且按照规定的规程依次以及基于FPGA的SRAM、查找表(LUT)等。FPGA还具有传输，实现计算机与计算机或计算机与外部设备之间的静态可重复编程和动态在系统重构的特性，使得硬件的通信(数据交换)。由于串行通信的收发方都只需要一条功能可以像软件一样通过编程来修改，从而提高设计的数据线，比较容易实现，而且长距离传输时也更加可靠，可靠性、稳定性和灵活性。传统的设计中，FPGA的功能因此其应用十分广泛[4]。仅局限于集成电路的应用和验证，然而随着电

6、子技术的串行通信控制系统的模型如图1所示，其基本原理迅猛发展，集成度更高，功耗更低，基于FPGA的电路设是：信息源将待传输的消息转换成原始电信号(如电话计将发挥出更大的优势，使得在一片FPGA中实现一个系统中的电话机就可看成是信息源)；发送设备对原始完备的数字处理系统成为可能[1-3]。本文提出的基于电信号进行某种变换或处理，使电信号符合信道的传输FPGA的串行通信控制系统的设计与实现，是在Altera特性要求；信道是信息传输的通道，在串行通信时，代表公司的FPGACycloneII芯片EP2C5的基础上实现的，信息的数字信号序列按时间顺序一个接一个地在信道运用VHDL语

7、言编程，在QuartusII软件上进行编译、中传输；接收端从收到的信号中恢复出相应的原始信仿真，最终在FPGA开发板上成功实现下载和调试验号；受信者则将复原的原始信号转变成相应的消息(如证。电话机将对方传来的电信号还原成了声音)；噪声源是《微型机与应用》2011年第30卷第5期欢迎网上投稿www.pcachina.com57网络与通信NetworkandCommunication信道中的所有噪声及通信系统中噪声的集合[5]。能进行描述，模块顶层设计文件如图3所示，各端口分别为：bclkr(传输速率控制端，输入波特率产生模块的输