微机原理与接口技术1-2

《微机原理与接口技术1-2》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、微机原理与接口技术主讲：田辉2010-09-07第三节微型计算机系统1-3-1计算机的基本组成和基本工作原理¢冯诺依曼计算机的设计思想1、存储程序：将解题的程序（指令序列）存放在存储器中称为存储程序。2、程序控制：控制器依据存储的程序控制全机协调地完成计算任务叫程序控制。2010-09-0711-3-1计算机的基本组成和基本工作原理3、冯诺依曼计算机的设计思想1）计算机应包括运算器、存储器、控制器和输入/输出设备。2）计算机内部采用二进制来表示指令和数据3）程序和原始数据事先存入主存储器中，使计算机在工作时能够自动高速地从存储器中取出指令并加以执行，即存储程序

2、的概念。2010-09-071-3-1计算机的基本组成和基本工作原理¢计算机的基本组成结果结果存存储器I/O设备程序I/o设备程序取ALU数据数据控制（读、I/O命令写）状态操作命令控制器状态2010-09-0721-3-2微处理器¢微处理器中央处理器：运算器和控制器合在一起称中央处理器。微处理器：利用超大规模集成电路技术把运算器和控制器集成在一片硅片上形成微处理器，即CPU。一般由算术逻辑单元、累加器和通用寄存器组、程序计数器、数据地址锁存器／缓冲器、时序和控制逻辑部件及内部总线等组成。2010-09-071-3-2微处理器微处理器结构CPU的主要功能是取出

3、指令、分析、并执行指令，也就是不断地从存储器中取出指令和操作数，完成指令所规定的操作工作。2010-09-0731-3-2微处理器1）算术逻辑单元ALU：进行各种算术运算和逻辑运算。2）累加器和通用寄存器组：保存参加运算的数据和运算的中间结果。累加器是特殊的寄存器，它既向ALU提供操作数，又接收ALU的运算结果。3）CPU中有一些专用寄存器（如程序计数器PC、堆栈指针SP和标志寄存器FR等）。4）程序计数器用来存放下一条要执行的指令地址。2010-09-071-3-2微处理器5）堆栈指针SP：用来存放栈顶地址。堆栈是一种特殊的存贮区域，按照“先进后出”的原则工

4、作。6）标志寄存器：存放指令执行结果的特征和处理器的状态。7）指令译码器：对指令进行译码，产生相应的控制信号送至时序和控制逻辑电路，组合成外部电路工作所需要的时序和控制信号。2010-09-0741-3-2微处理器指令执行的基本过程：（1）开始执行程序时，程序计数器中保存第一条指令的地址，指明当前将要执行的指令存放在存储器的哪个单元。（2）控制器：a)将程序计数器中的地址送至地址寄存器MAR。b)发出读命令。（3）存储器：根据地址取出一条指令。2010-09-071-3-2微处理器（4）指令译码器译码，控制逻辑阵列发操作命令，执行指令操作码规定的操作。（5）修

5、改程序计数器的内容。2010-09-0751-3-2微处理器微型计算机工作过程。1.取指令2.执行指令3.取指令4.执行指令…2010-09-071-3-2微处理器1、取指令阶段第一条指令的取指令阶段。假设程序已装入内存,CPU动作如下:(1)程序计数器PC的内容(8进制)被装入地址寄存器AR。(2)程序计数器PC的内容加1（变成22）,为取下一条指令做准备。(3)地址寄存器的内容被放到地址总线上。(4)所选寄存器单元21的内容经过数据总线,传送到数据缓冲寄存器DR。(5)缓冲寄存器内容传送到指令寄存器IR。(6)指令寄存器中的操作码被译码或测试。(7)CPU

6、识别指令ADD,至此,取指令阶段即告结束。2010-09-076执行指令控制图片1ALU时钟操作控制器程序计数器时序产生器状态PC反馈000000累加器A指令译码器(2)000022+1ADD30缓冲寄存器(1)（5DR）地址寄存ADDA30000021器AR存储器（4）（3）地址内容数据总线21ADDA30指令寄存器IR地址总线DBUS30000006ABUS2010-09-071-3-2微处理器2、取源操作数第二个CPU周期主要完成送取源作数。(6)将指令寄存器IR中地址码部分(30)送入地址寄存器。(7)地址寄存器的内容被放到地址总线上。(8)存储器地址

7、30中内容经数据线上送到缓冲寄存器DR中。(9)将缓冲寄存器DR内容送到ALU中。2010-09-077图片2(9)ALU时钟操作控制器程序计数器时序产生器状态PC反馈000000累加器A指令译码器000022ADDA30缓冲寄存器DR地址寄存(6)006000030器AR存储器(8)地址内容数据总线指令寄存器IR21ADD30DBUS30000006(7)2010-09-071-3-2微处理器3、送目的操作数第三个CPU周期主要完成送取目的操作数。(10)将指令寄存器IR中地址码部分(A)送入缓冲寄存器DR中。(11)缓冲寄存器DR内容（地址）指向累加器A。

8、2010-09-078图片3ALU时钟