基础实验四_flash烧写new

基础实验四_flash烧写new

ID:34367357

大小:368.30 KB

页数:13页

时间:2019-03-05

基础实验四_flash烧写new_第1页
基础实验四_flash烧写new_第2页
基础实验四_flash烧写new_第3页
基础实验四_flash烧写new_第4页
基础实验四_flash烧写new_第5页
资源描述:

《基础实验四_flash烧写new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、21嵌入式控制科技www.21control.com实验二:flash的烧写教程一.实验目的:(1)进一步熟悉SOPC的设计流程;(2)掌握在sopcbuilder中SDRAM,FLASH_ROM的添加和应用;(3)学习和掌握在QII5.1下flash的烧写方法;二.实验原理:核心板上加有8MbyteSDRAM和8MbyteFlash,可容纳更多的用户程序和数据。如果用户程序和数据比较大,超出了EPCS1的容量,则程序和数据可以保存在普通Flash中;如果用户程序较大,超出了EP1C6所能定制的最大内部RAM容量,则也可以将程序放在SDRAM中运行。利用FPGA的可编程逻辑资源,可以设计出功

2、能丰富和强大的接口功能模块,极大降低系统的成本和设计难度。使用FPGA灵活的硬件设计与Nios处理器有机地结合起来,实现高效的SOPC系统。本实验设计的重点是定制一个挂在avalon总线上的用户外设,并把它封装成一个SOPCBuilder元件(IPCore)。本实验适用于平台:EP1C6FPGA开发板;EP1C12FPGA开发板;EP2C5FPGA开发板;EP2C8FPGA开发板;EP2C20FPGA开发板也可用此参考。依照前面的实验,在QII中新建一个工程名为sopc_led_burnflash。打开SOPCBUILDER。3.3用SOPCBuilder定制NiosII处理器以及其它外设。

3、选择时钟频率,Clock(MHz):本例选50.0;选择目标器件系列,TargetDeviceFamily:本例选Cyclone。i.添加CUP,选择标准型NiosII/sPage1of121嵌入式控制科技www.21control.com指令缓存选择4K。点击finish完成。c)添加三态总线桥,FLASH通过此连接到总线上。如下图:Page2of221嵌入式控制科技www.21control.comfinish后添加完成。d)添加SDRAM在AvalonModules->MemorisandMemorycontroller->SDRAM下添加SDRAMCONTROLLER,进行如下设置(

4、16位宽度,如果使用V40开发板,其使用的是32位宽的SDRAM则需要设置为32):Presets提供几个预定义的SDRAM配置,如果实际使用的SDRAM芯片型号与列表相同,可直接选择。如果不相同,则需要根据SDRAM芯片参考进行设置。本列设置:Presets:Custom;DataWidth:16Bits;Chipselect:1;Banks:4;行地址:12;列地址:8;Page3of321嵌入式控制科技www.21control.comTiming选项中使用默认即可。按finish后完成设置。e)添加FLASHAvalonModules->MemorisandMemorycontrol

5、ler->Flash->Flashmemory(CFI),进行如下图设置:根据开发板具体情况具体设置。如果在设置上不确定,可以参考光盘中的例子。Presets列表中提供了预设好的CFIFlash。如果实际使用的Flash型号与列表的相同,则可以直接选择。本例换如下选择:在Timeing选项中,需要按flash芯片设置时序参数:Setup:片选有效后,read或者write信号有效前所需要的时间。Wait:read或者write有效后,需要保持的时间。Hold:Write无效后,片选信号无效前所需要的时间。Page4of421嵌入式控制科技www.21control.comTiming选项设置

6、如下:按Finish确认,返回SOPCBuilder界面:连接刚才添加的flash与三态总路桥。即用鼠标点击一下三态桥与FlashS1接口的连接处,连接上后为连接点处为黑色实心,否则为空心。如上图Page5of521嵌入式控制科技www.21control.comf)再分别添加EpcsSerialFlashController和valonModules->Peripherals->SystemIDPeripheral这两个组件。添加了EpcsSerialFlashController后使用EPCS芯片就跟使用CFI_flash一样简单,用户可以通过altera提供的EPCS控制器硬件底层接口

7、和HAL驱动程序访问EPCS芯片。SystemIDPeripheral是用于保存Nios系统ID,编译器会根据保存于其中的系统ID来识别当前运行的程序与所期望的系统ID是否匹配,如果不匹配将产生错误结果或者程序不运行。g)添加一个4位输出的PIO重命名为PIO_LED。右键部件在弹出菜单中选择rename,输入名字后回车。双击CPU,设置系统的ResetVertor和ExceptionVertor。Reset

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。