fpga_asic-基于fpga 的数字移相信号发生器设计

fpga_asic-基于fpga 的数字移相信号发生器设计

ID:34425684

大小:346.16 KB

页数:5页

时间:2019-03-06

fpga_asic-基于fpga 的数字移相信号发生器设计_第1页
fpga_asic-基于fpga 的数字移相信号发生器设计_第2页
fpga_asic-基于fpga 的数字移相信号发生器设计_第3页
fpga_asic-基于fpga 的数字移相信号发生器设计_第4页
fpga_asic-基于fpga 的数字移相信号发生器设计_第5页
资源描述:

《fpga_asic-基于fpga 的数字移相信号发生器设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于FPGA的数字移相信号发生器设计DesignofDigitalPhaseShiftGeneratorBasedonFPGA1,213(1.攀枝花学院;2.西南交通大学;3.电子科技大学)郝小江,伍刚,周玉荣Hao,XiaojiangWu,GangZhou,Yurong摘要:本文介绍基于FPGA和DDFS技术,应用Altera公司的FPGA开发工具DSPBuilder设计数字移相信号发生器,该数字移相信号发生器的频率、相位、幅度均可预置,分辨率高,精确可调。且可分别用作两路独立的信号发生器使用。关键词:FPGA;DSPBuilder;直接数字频率合成;数字移

2、相中图分类号:TP311文献标识码:AAbstract:ThispaperintroducedtheTechnologyoftheFPGAandDDFS.TheDigitalPhaseShiftGenerator(DPSSG)isdesignedbasedontheDSPBuilderofFPGAdevelopmentKitofAlteraCompany.Thefrequency,thephaseandtheamplitudeoftheDPSSGcanbepreconcerted,ithasahighresolutionandisadjustedflexibl

3、y.Atthesametime,Itcangeneratetwosinewaverespectively.Keywords:FPGA;DSPBuilder;DirectDigitalFrequencySynthesis(DDFS);DigitalPhaseShifting1引言在测量与仪器仪表领域,经常需要数字移相信号发生器,即存在相位差的两路同频信号,它目前已经广泛用于船舶、航空、检测等各行各业。通常采用移相网络来实现,如阻容移相、变压器移相等,采用这些方法输出波形受输入波形影响大,移相操作不方便,移相角度受信号频率和所接负载等因素影响。采用直接数字频率合成

4、技术设计数字移相信号发生器,能得到频率及相位精确可调的信号且实现方便,并能实现幅度的可调。本文采用基于FPGA和DDFS技术,利用DSPBuilder设计数字移相信号发生器,输出两路频率相同、相位差精确可调的正弦信号,并且频率及相位能够快速切换。避免用VHDL语言设计数字移相信号的复杂性,且比传统用单片机实现数字移相信号发生器更简单和快捷。FPGA是20世纪90年代发展起来的大规模可编程逻辑器件,随着EDA技术和微电子技术的进步,FPGA的时钟延迟可达到纳秒级,结合其并行工作方式,在超高速、实时测控方面有非常广阔的应用前景,并且FPGA具有高集成度、高可靠性,

5、几乎可将整个设计系统下载于同一芯片中,实现片上系统(SOC)。2数字移相原理直接数字频率合成器(DirectDigitalFrequencySynthesis-DDFS),是一种新型的频率合成技术,基本原理是用全数字技术,从相位概念直接合成波形。具有较高的频率分辨率,可以实现快速的频率切换,并且在频率改变时能够保持相位的连续,很容易实现频率、相位及幅度的数控调制。随着技术和器件水平的提高,直接数字频率合成技术得到了飞速的发展,在通信、雷达系统及仪器仪表等多个领域得到了广泛的应用。DDFS以数控的方式产生频率、相位和幅度可以控制的正弦波,DDFS的基本结构主要由

6、相位累加器、相位调制器、正弦ROM查找表和D/A构成,相位累加器是整个DDFS核心,完成相位累加运算。相位累加器、相位调制器、正弦ROM查找表是DDFS结构中的数字部分,由于具有数控频率合成的功能,又合称为NCO(NumericallyControlledOscillators)。所谓移相是指两路同频的信号,以其中的一路为参考,另一路相对于该参考作超前或滞后的移动,即称为是相位的移动。两路信号的相位不同,便存在相位差,简称相差。假定要实现1KHz正弦信号的移相,在ROM中存储一个正弦周期32点数据,移相角度变化范围为02∼π,其移相分辨率为2/32π=π/16

7、,计数器的时钟频率f就为32KHz,这种方式clk移相器的移相精度较高且移相控制方便,移相知名度变化范围可达02∼π。如果输出信号ωn的频率为ω,相位分辨率为2/πn,要求计数器及DAC的工作频率为f=2,n越大clk2π在ROM中存储的数据点越多,正弦信号的失真就越小,移相的分辨率越高,但计数器及数模转换器的工作频率f就越高。clk直接数字频率合成(DDFS)移相原理是:先将正弦波信号数字化,并形成一张数据表存入两片ROM芯片中,此后可通过两片D/A转换芯片在计数器的控制下连续地循环输出该数据表,就可获得两路正弦波信号。当两片D/A转换芯片所获得的数据序列完

8、全相同时,则转换所得到的两路正弦波信号

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。