fpga_asic-基于fpga的高速宽带跳频发射机的中频设计

《fpga_asic-基于fpga的高速宽带跳频发射机的中频设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于FPGA的高速宽带跳频发射机的中频设计段文博，崔一凡，练美英，李绍胜（北京邮电大学信息与通信工程学院100876）摘要：如何实现高跳频速率，高带宽是提高跳频发射机性能的关键，本文结合软件无线电思想和架构，利用AlteraEP3C16F484C6作为中频信号处理器，设计了一种基于统一硬件架构的数字化高速宽带跳频发射机，实现跳频速率125kHops/s，跳频带宽320MHz。关键字：软件无线电；跳频发射机；MSK；数字上变频；并串转换；FPGAHigh-speedandbroadbandfrequencyhoppingtransmitterdesignandimplementat

2、ionbasedonFPGAAbstract:Howtoachievehighspeedfrequencyhoppingandhighbandwidthiskeytoimprovetheperformanceoffrequencyhoppingtransmitters.Thispaper,appliedthearchitectureofsoftware-definedradio,usedAlteraEP3C16F484C6astheIFsignalprocessor,designedahigh-speedandbroadbandfrequencyhoppingtransmitte

3、rbasedontheunifiedhardwarearchitecture.Achievedthefrequencyhoppingrateof125kHops/s,andbandwidthof320MHz.Keywords:Software-definedradio;frequencyhoppingtransmitters;MSK;DUC;serial-to-parallelconvert;FPGA1引言跳频通信是在恶劣的电磁环境中保证正常通信的主要手段。提高跳频通信系统的跳频速率和跳频带宽可以有利于对抗单频窄带干扰，频带阻塞干扰以及跟踪干扰，是提高跳频[1]通信系统抗干扰能力

4、的主要手段。所以研究高速宽带跳频通信息系统具有重要意义。随着半导体技术发展，软件无线电技术逐渐从理论走向了实现。软件无线电要求DA尽量靠近天线，通信系统的大部分功能设计由软件完成，这样不仅降低了硬件设计的复杂度，[2]而且能够大大提高系统的灵活性。在当今多种通信标准并存的环境下，采用软件无线电技术设计通信系统的优点越来越明显。当前的DA转换器速率已达到1000MSPS以上，FPGA的处理能力也达到每秒可以进行几百吉次乘累加运算，同时还具备了高速的IO接口。具备了实现中频数字化的能力。传统的跳频发射机是通过模拟本振的跳变或切换来实现跳频的功能。采用模拟本振跳变的方案跳频速率受本振频

5、率切换速率的影响；采用本振切换的方案，至少需要两个模拟1本振和一个高速模拟开关进行乒乓切换，外围电路较复杂，且灵活性较差。本文根据软件无线电的设计思想，将基带调制，数字上变频，以及跳频控制用数字化的形式在FPGA内部实现，只需通过改变FPGA内部数控振荡器的输出频率就可以实现高速宽带跳频。这样避免了模拟本振的高速跳变，提高了跳频速率，简化了系统硬件结构，同时还增强了系统的灵活性。2方案设计本方案采用EP3C16F484C6作为跳频发射机的中频信号处理器，其处理能力最高可达几十吉乘累加运算，并且具有最高可达840Mbps的高速LVDS接口。DA转换器采用AD9736，具有14bit

6、精度，1.2GSPS转换速率。该高速宽带跳频发射机具有高度灵活性，其中跳频图案，跳频数，跳时，以及发送消息等参数可以实时配置。系统的跳频实现部分在FPGA内部完成，系统最终实现跳频速率125kHops/s，跳频带宽320MHz。跳频发射机系统包括基带处理部分，中频处理部分以及控制部分。基带处理部分由TMS320V5510完成，主要处理包括：产生发送消息；进行信道编码、交织；按帧格式进行打包；写入FPGA内部消息存储器。同时生成跳频图案、跳频数、跳时等参数，并写入FPGA内部频率表存储器、跳频数寄存器和跳时寄存器。中频处理部分由EP3C16F484完成，主要处理包括：存储器控制，M

7、SK基带调制，脉冲成形，数字上变频，发送数据控制和跳频控制。控制部分由MCU完成，主要功能包括：控制FPGA程序动态加载，配置AD9736等。为了增加跳频发射系统的灵活性，DSP与FPGA之间数据交换通过共享存储器的方式实现。FPGA内部存储器设计为乒乓结构，每个时隙开始后，FPGA根据存储器和寄存器的状态控制跳频发送。同时DSP将下一个时隙的跳频配置参数写入存储器。系统整体结构如图2-1所示：图2-1系统结构框图23FPGA设计与实现3.1存储器设计FPGA内部存储器用于与DS