单片机与cpld的接口设计

《单片机与cpld的接口设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、湖北师范学院电工电子实验教学示范中心·田开坤·tkiakun@163.com单片机与复杂可编程CPLD器件的接口设计一、基于总线结构的接口设计单片机与CPLD之间的三总线结构，如下图所示：双向数据总线MCU单片机单向控制总线CPLD单向地址总线二、实际电路连接双向数据总线即单片机P0口，该P0口同CPLD的IO口之间通过100欧电阻匹配连接，解决电路设计不合理时带来的实验板安全问题。单向控制总线包括读写控制输出Rd和Wr，地址锁存信号ALE（AddressLockEnable）。单向地址总线选择了16位地址最高位P27，以便单片机系统实现统一编址。CPLDMCUP0[7..0]一般IO

2、单片机Rd,Wr,ALESTC89C51全局InputP27第1页共6页湖北师范学院电工电子实验教学示范中心·田开坤·tkiakun@163.com三、地址锁存，译码与统一编址单片机低8bit地址锁存，同样采用ALE信号加地址锁存器74373模式电路图：地址译码：第2页共6页湖北师范学院电工电子实验教学示范中心·田开坤·tkiakun@163.com编址：驱动对象电路设计无关位为“x”16’b1xxx-xxxx-xxx0-1010典型地址：（x=1）0xffeaLCD使能（x=0）0x800a12864-YA16’b1xxx-xxxx-xxx0-10111602-YB典型地址：（x=1

3、）0xffeb（x=0）0x800b数码管显示缓16’b1xxx-xxxx-xxx0-1100冲寄存器1典型地址：0xffec,0x800cYD数码管显示缓16’b1xxx-xxxx-xxx0-1101冲寄存器2典型地址：0xffed,0x800dYE数码管显示缓16’b1xxx-xxxx-xxx0-1110冲寄存器3典型地址：0xffee,0x800eYF键盘输入16’b1xxx-xxxx-xxx0-1111YD典型地址：0xffef,0x800fIO1Y016’b1xxx-xxxx-xxx0-0000IO2Y116’b1xxx-xxxx-xxx0-0001IO3Y216’b1xxx

4、-xxxx-xxx0-0010IO4Y316’b1xxx-xxxx-xxx0-0011IO5Y416’b1xxx-xxxx-xxx0-0100IO6Y516’b1xxx-xxxx-xxx0-0101预留Y616’b1xxx-xxxx-xxx0-0110预留Y716’b1xxx-xxxx-xxx0-0111预留Y816’b1xxx-xxxx-xxx0-1000预留Y916’b1xxx-xxxx-xxx0-1001预留YA16’b1xxx-xxxx-xxx0-1010第3页共6页湖北师范学院电工电子实验教学示范中心·田开坤·tkiakun@163.com四、电路设计1、LCD总线接口设计第

5、4页共6页湖北师范学院电工电子实验教学示范中心·田开坤·tkiakun@163.com2、数码管接口设计硬件电路第5页共6页湖北师范学院电工电子实验教学示范中心·田开坤·tkiakun@163.comCPLD内部电路其中7segscan模块采用VerilogHDL语言描写_7segscan(clk,dataA,dataB,dataC,dataD,segd,sel);always@(posedgeclk)input[7:0]dataA;begininput[7:0]dataB;i<=i+1;input[7:0]dataC;case(i)input[7:0]dataD;0:beginseg

6、d=dataA;sel=8;endinputclk;1:beginsegd=dataB;sel=4;endoutput[7:0]segd;2:beginsegd=dataC;sel=2;endoutput[3:0]sel;3:beginsegd=dataD;sel=1;enddefault:beginsegd=8'bx;sel=0;endreg[7:0]segd;endcasereg[3:0]sel;endreg[1:0]i;endmodule第6页共6页