基于IEEE+1394b的SerDes芯片数字电路设计与实现.pdf

基于IEEE+1394b的SerDes芯片数字电路设计与实现.pdf

ID:34535947

大小:3.33 MB

页数:78页

时间:2019-03-07

基于IEEE+1394b的SerDes芯片数字电路设计与实现.pdf_第1页
基于IEEE+1394b的SerDes芯片数字电路设计与实现.pdf_第2页
基于IEEE+1394b的SerDes芯片数字电路设计与实现.pdf_第3页
基于IEEE+1394b的SerDes芯片数字电路设计与实现.pdf_第4页
基于IEEE+1394b的SerDes芯片数字电路设计与实现.pdf_第5页
资源描述:

《基于IEEE+1394b的SerDes芯片数字电路设计与实现.pdf》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、论文题目基于IEEE1394b的SerDes芯片数字电路设计与实现学科专业通信与信息系统学号201021010402作者姓名冯辉宇指导教师李广军教授万方数据分类号密级注1UDC学位论文基于IEEE1394b的SerDes芯片数字电路设计与实现(题名和副题名)冯辉宇(作者姓名)指导教师李广军教授电子科技大学成都(姓名、职称、单位名称)申请学位级别硕士学科专业通信与信息系统提交论文日期2013.05.08论文答辩日期2013.05.13学位授予单位和日期电子科技大学2013年6月30日答辩委员会主席评阅人注1:注明《国际十进分类

2、法UDC》的类号。万方数据DESIGNANDIMPLEMENTATIONOFTHEDIGITALCIRCUIYINTHESERDESCHIPBASEDONIEEE1394BMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:CommunicationandInformationSystemAuthor:HuiyuFengAdvisor:Prof.GuangjunLiSchool:SchoolofCommunicationa

3、ndInformationEngineer万方数据独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。作者签名:日期:年月日论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论

4、文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此规定)作者签名:导师签名:日期:年月日万方数据摘要摘要随着高速数据传输需求的增加,应用于高速串行接口设计的SerDes技术越来越受到人们的重视。SerDes技术通过将多路低速并行信号转化成高速串行信号进行传输,这种时分多路复用技术可以充分利用信道容量、降低通信成本。同时作为串行通信技术标准之一的IEEE1394b因其速度快、物理点对点和热插拔等特点而应

5、用广泛。SerDes高速串行接口电路结构复杂,涉及模拟和数字两个部分。本课题的目标是完成符合IEEE1394b标准的SerDes芯片设计,作者负责SerDes数字模块的设计与实现。本文首先介绍了SerDes接口电路的结构和基于IEEE1394b协议的SerDes电路中数字模块的功能,提出采用自顶向下的设计方法进行电路设计。通过分析协议,确定模块的功能模式和技术指标,然后将电路划分为若干子模块,利用VerilogHDL硬件描述语言完成数字模块的RTL级代码设计,最后利用仿真软件对设计电路进行功能仿真验证保证设计的功能正确性。考

6、虑到芯片测试问题,所以在SerDes设计中添加IICSlave控制器和内建自测试电路。IICSlave控制器用于完成芯片测试模式的选择,通过读写SerDes内部各模块的控制字来配合测试。内建自测试电路完成芯片关键模块的测试和结果分析,电路由测试向量产生模块和测试数据分析模块两部分构成。这些测试电路有助于我们简化芯片测试难度,更有效的检测SerDes关键模块。在完成数字模块的RTL级电路设计后,本文采用基于标准单元的设计方法完成了SerDes芯片数字模块的ASIC实现。首先通过逻辑综合将RTL代码转化为门级网表,并通过形式验证

7、和静态时序分析验证综合后的门级网表的正确性。然后利用布局布线工具ICCompiler完成数字电路的版图设计,并利用VCS仿真工具对完成版图后的电路进行后仿真验证。最后完成的芯片在SMIC0.13μmCMOS工2艺下进行流片,SerDes芯片总面积为2.9*1.6mm。关键词:IEEE1394b,SerDes,ASICI万方数据ABSTRACTABSTRACTAsthegrowingdemandforthehigh-speeddatatransmission,SerDestechnologywhichisappliedtoth

8、edesignofhighspeedserialinterfaceattractsincreasingattentionnowadays.SerDestechnologyisakindoftimedivisionmultiplextechnique.Byconvertingmulti-ch

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。