资源描述：
《基于cpld的正弦信号发生器设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、2007年10月湘南学院学报Oct.,2007第28卷第5期JournalofXiangnanUniversityVol.28No.5基于CPLD的正弦信号发生器设计黄健全(湘南学院物理系,湖南郴州423000)摘要:介绍了一种采用DDS技术的正弦波形发生器,以MCU+CPLD为核心,电路简单,程控方便,能够产生的高稳定度、高精度高分辨率的正弦波形,输出电平幅度、相位程控可调.关键词:DDS;MCU;CPLD中图分类号:TN911文献标识码:B文章
2、编号:1672-8173(2007)05-0041-030引言频率合成信号发生器是科研、教学实验以及各种电子测量技术中一种很重要的信号源.随着科学技术的迅速发展,对信号源的频率稳定度、准确度及分辨率要求也越来越高,与传统的数字式正弦波信号发生器相比,采用可编程逻辑器件实现直接数字式频率合成器(DDS),可将所有数字逻辑元件包括ROM正弦波幅度表集成在芯片内,且可以进行在系统编程、仿真,因而大大缩短了研发时间,提高工作效率.DDS在相对带宽、频率转换时间、分辨率、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平
3、,为系统提供了优于模拟信号源的性能.正弦波形发生器的原理如图1所示.以MCU和CPLD为核心,采用软件编程实现相关算法和逻辑控制,使得输出波形的频率、幅度调整非常简单.CPLD选用Altera公司的FLEX10K高密度阵列嵌入式可编程逻辑器件,主要由嵌入式阵列逻辑块(EAB)、逻辑阵列块(LAB)、快速互连和IO单元四部分组成.波形数据保存在EAB中,与外置ROM相比,可以达到更快的读取速度,进而提高正弦波形的频率.图1原理图1DDS工作原理图2DDS工作原理DDS技术建立在采样定理的基础上,其基本原理如图2所示,主要由相位累加器、波形查找表、
4、DAC以及收稿日期:2007-08-06作者简介:黄健全(1972-),男,湖南桂东人,湘南学院物理系助教,在读硕士,研究方向:数字信号处理.41低通滤波器等组成.N位相位累加器在系统时钟的控制下与频率控制字K所决定的相位增量相加,波形查找表地址复位(开机)时由相位控制字初始化,相位累加器每溢出一次,波形查找表的地址增一,同时输出波形数据,实现相位到幅值的转换;波形数据经DAC转换成模拟量,通过滤波器输出相对平滑的波形.输出频率fout与时钟频率fclk、相位累加器的位数N、波形查找表地址位数M及频率控制字K的关系为:fclkfout=MN22k
5、频率分辨率为:fclkfmin=N+M2系统时钟为40MHz,相位累加器为18位,形波查找表容量为51212bit,其频率分辨率为0.15625Hz,最高频率为40.96kHz.2系统的设计与实现2.1控制界面设计采用单片机为控制界面核心,通过键盘接受频率、相位、幅度等控制数据,并通过LCD显示,同时发送给CPLD,实现波形参数的修改.2.2波形查找表的生成波形查找表的作用是通过查表,把相位序列转化幅值序列.因此,它里面存储的是一个周期的正弦(余弦)波的幅值码.通过MATLAB,产生相应的MIF文件,采用QuartusII的LPM_ROM模块,
6、将数据文件倒入EAB中,完成正弦信号的相位幅值转换功能.与普通外置ROM相比,可以产生更高频率的波形.2.3波形查找表地址产生要产生需要频率、相位和幅度的正弦波形,关键是根据频率控制字、相位控制字产生波形查找表地址,读出波形数据,并根据幅度要求进行折算,输出到DA进行数模转换,通过低通滤波器滤除高频干扰,产生正弦波形.以VerilogHDL硬件描述设计语言进行控制逻辑设计,仿真结果如图3,其中频率控制字cntd为131072,相位控制字为缺省0,幅度增益为缺省0db,波形输出waveout为波形幅度数据.图3时序仿真3结束语根据设计制作实际电
7、路,将程序下载到电路完成相关设置,可产生相位、频率、幅度可调的正弦波形.图4为示波器观察到的20.480kHz正弦波,波形平滑,无毛刺,质量高,证明了设计的正确性.图4输出正弦波形(20.480kHz)42参考文献:[1]夏宇闻.Verilog数字系统设计教程[M].北京:北京航空航天大学出版社,2003.[2]马骏然,张春熹.基于FPGA的直接数字频率合成波形发生器[J].电子测量技术,2006,29(4):78-79.SineSignalGeneratorDesignBasedonCPLDHUANGJian-quan(Departmentof
8、Physics,XiangnanUniversity,Chenzhou423000,China
