高性能soc的访存调度模块设计与优化

高性能soc的访存调度模块设计与优化

ID:34590226

大小:2.98 MB

页数:74页

时间:2019-03-08

高性能soc的访存调度模块设计与优化_第1页
高性能soc的访存调度模块设计与优化_第2页
高性能soc的访存调度模块设计与优化_第3页
高性能soc的访存调度模块设计与优化_第4页
高性能soc的访存调度模块设计与优化_第5页
资源描述:

《高性能soc的访存调度模块设计与优化》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、隶韵大·譬硕士学位论文万方数据高性能SoC的访存调度模块设计与优化万方数据DesignandOptimizationofMemorySchedulerforHighPerformanceSoCAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYFANGYunlongSupervisedbyProfessorSHILongxingSchoolofElectronicScienceandEngineeringSoutheastUniversityMay2014万方数据东南

2、大学学位论文独创性声明本人声明所争交的学位论文是我个人在导师指导卜进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文q,作了明确的说明并表示了谢意。一I、研究生签名:—j缸丝1日期:—上型卫生』—一东南大学学位论文使用授权声明东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电产文档,t叮以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内

3、容相一致。除在保密期内的保密论文外,允许论文被查阅和借阅,可以公布(包括以电子信息形式刊登)论文的全部内容或-扣、英文摘要等部分内脊。论文的公布(包括以电子信息形式刊登)授权东南大学研究生院办理。、.研究生签名:细一导师签铭万方数据摘要片上系统(SoC)作为消费电子产品的核心组成部分之一,集成了越来越多的功能模块,这些功能模块大多需要访问片外DRAM,而它们中有些具有高带宽访存需求,有些具有低延迟访存需求。如何对这些功能模块的访存请求进行调度,以满足它们对带宽和延迟的需求,关系到SoC系统的整体访存性能。论文设计了一种访存调度模块,包含多端口调度模块和DRAM命令调度模块,

4、它保证了SoC中的功能模块对访存带宽和访存延迟的需求。多端口调度模块采用了经典的差额加权轮询(DwRR)仲裁算法,DRAM命令调度模块采用了一种基于Bank的命令调度方法,实现了端口间带宽的精确控制。接着,在分析了DWRR的固定量化值对访存带宽和访存延迟的影响之后,论文提出了自适应差额加权轮询(ADWRR)仲裁算法,ADWRR的量化值随着系统状态进行自动调节,在满足系统访存带宽需求的同时确保访存延迟最小。此外,由于ADWRR的访存延迟随端口数和量化值的增大而增大,论文提出了一种基于优先级的自适应差额加权轮询(PADWRR)仲裁算法和一种基于优先级的命令调度方法,以此对上述访

5、存调度模块进行优化,保证了低延迟访存需求。论文最后采用系统级仿真验证方法,结果表明:带宽分配功能可实现端口间的带宽控制,并保证某些主设备的高带宽访存需求,与此同时,低延迟保证功能确保了某些主设备的低延迟访存需求。在系统访存带宽接近1900MB/s的3D游戏场景下,上述两种功能提供了各主设备的访存带宽需求和访存延迟需求。与某公司的商业IPMCTL相比,本文的访存调度模块的三端口同一Bank访存极限带宽提高了35.5%;低延迟保证功能的访存延迟比MCTL中对应的最高优先级的访存延迟最大可减小57%。关键词:访存调度模块;多端口调度;自适应差额加权轮询;基于优先级的差额加权轮询;

6、片上系统万方数据AbstractAsanimportantcomponentoftheconsumerelectronicsproducts,SystemonChip(SoC)integratesmoreandmorefunctionaldevices,whichusuallyaccessthesharedoff-chipDRAM.SomedevicesneedtherequirementofhighbandwidthandtheotherneedtherequirementoflowlatencywhenthedevicesaccesstheDRAM.Howtosched

7、ulethememoryaccesstoresolvethebandwidthandlatencyrequirementsaffectstheperformanceofSoCsystemgreatly.Amemoryschedulerisdesignedinthisthesis,whichconsistsoftwoparts,oneisamulti-portschedulerandtheotherisaDRAMcommandscheduler,anditguaranteestherequirementsofband

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。