数字逻辑设计及应用 专科3 答案new

数字逻辑设计及应用 专科3 答案new

ID:34659561

大小:224.43 KB

页数:3页

时间:2019-03-08

数字逻辑设计及应用 专科3 答案new_第1页
数字逻辑设计及应用 专科3 答案new_第2页
数字逻辑设计及应用 专科3 答案new_第3页
资源描述:

《数字逻辑设计及应用 专科3 答案new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、三、判断题(每题1分,共10分)电子科技大学网络教育考卷(C卷)1、ABACBCDEFGHABAC,等式成立;(√)(20年至20学年度第学期)2、所有最小项之和为1;(√)考试时间年月日(120分钟)课程数字逻辑设计及应用(专科)教师签名_____3、组合逻辑静态冒险产生的原因是由于逻辑信号的竞争;(√)4、TTL逻辑比CMOS逻辑的运行功耗更低,所以更利于集成;(Х)5、二进制译码器是一种时序电路;(Х)大题号一二三四五六七八九十合计n16、因为D触发器的特性方程为QD,所以任何时刻其状态输出Q都等于D;(Х)得分7、移位寄存器也可以构建

2、成计数器;(√)8、对于RS触发器而言,使用时输入不必受到约束;(Х)一、选择题(每题2分,共20分)9、时序逻辑中状态化简的目的在于降低成本;(Х)1、正逻辑和负逻辑之间的关系是:10、移位寄存器型计数器的反馈函数的输出对应着该移位寄存器的串行输入端;(√)①.对偶关系②.反演关系③.相等关系④.互补关系2、或非逻辑的对偶逻辑是:四、利用卡诺图化简(7分)①.与非逻辑②.与逻辑③.或逻辑④.异或逻辑请将该逻辑化简成最简的与或函数式:F(A,B,C,D)=m(0,2,3,5,7,8,10,11,13)3、如果实现5-32的译码器电路,需要个74138(

3、3-8译码器)来实现:①.2②.3③.4④.84、要实现8选1的数据选择器,则地址输入(选择输入)和多路数据端得个数分别为:①.8、3②.3、8③.8、8④.3、35、逻辑式A(BCD)的反演式是:①.A(BCD)②.A(BCD)________________学号__________________教学中心_________________③.ABCD④.A(BCD)6、下面描述方法,对于一个组合逻辑而言,具备唯一性的是:①.逻辑函数式②.真值表③.卡诺图④.逻辑电路图//////////FBCDACDBCBD或者FBCDA

4、BDBCBD7、如果用触发器和门电路来实现12进制的计数器,则至少需要个触发器:①.2个②.3个③.4个④.5个8、下面触发器中,只能实现保持和翻转两种状态更新方式的触发器是:①.JK触发器②.D触发器③.SR触发器④.T触发器9、下面能够直接用于线与的集成门电路为:①.三态门②.传输门③.OC门④.与门10、下面各个组成部分,对于一个时序逻辑来说,不可缺少的是①.mealy型输出②.输入专业名称__________________班号③.moore型输出④.存储单元二、填空题(每空1分,共10分)/五、时序逻辑设计,要求如下:(8分)1、A⊕1=A

5、;A⊕0=A;利用一个D触发器和一定的门电路实现JK触发器的逻辑功能。具体要求如下:2、2810=111002=348=1C16=001101008421BCD1、写出所选触发器的激励方程;3、某状态机的状态数为129,请问至少需要8位编码才能完成;2、画出逻辑图4、如果要从多路输入数据中,选出一路作为输出,应采用数据选择器来实现;5、如果要比较两个二进制数的大小,应采用比较器来实现;6、如果待实现的时序状态机中存在状态循环圈,应采用计数器来实现;姓名__________________1………………………………………密………………………………………封…

6、…………………………线………………………………………激励方程六、时序逻辑设计,要求如下:(15分)采用mealy型时序逻辑电路设计一个101串行数据检测的时序逻辑电路,并利用D触发器实现该逻辑。具体Q1*DXQ0要求如下:*Q0DX1、画出状态转换图并进行化简;2、写出状态方程;电路图略3、写出激励方程和输出方程;4、画出逻辑电路图;七、时序逻辑分析,要求如下:(15分)逻辑电路图如图7所示,具体要求如下:状态图1、写出激励方程;2、写出输出方程;3、写出状态方程4、画出状态转换图或者状态转换表。解答:图7*////Q22JQ2K2Q2

7、XQ2Q2Q1.2状态方程:*///Q11JQ1K1Q1XQ1Q2Q13.状态表状态表或者状态图:状态方程和输出方程*Q1XQ0*以上图表任画一个即得分。Q0XYXQ12八、时序逻辑设计,要求如下:(15分)利用D触发器和一定的门电路,设计一个六进制的二进制加计数器,具体要求如下:1、画出状态图;2、写出状态方程、激励方程和输出方程;3、画出逻辑电路图;状态图:状态方程:*Q2Q1Q0Q2Q0*Q1Q2Q1Q0Q1Q0*Q0Q0激励方程:*Q2D2Q1Q0Q2Q0*Q1D1Q2Q1Q0Q1Q0*Q0D0Q0

8、输出方程:在状态101产生输出有效Y=Q2Q0电路图略3

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。