多通道高速数据转发系统的设计与实现

多通道高速数据转发系统的设计与实现

ID:35072346

大小:6.82 MB

页数:74页

时间:2019-03-17

多通道高速数据转发系统的设计与实现_第1页
多通道高速数据转发系统的设计与实现_第2页
多通道高速数据转发系统的设计与实现_第3页
多通道高速数据转发系统的设计与实现_第4页
多通道高速数据转发系统的设计与实现_第5页
资源描述:

《多通道高速数据转发系统的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、—.:這吉rv;4击如成*葦UNIVERSITYOFELECTRONfCSCIENCiANDTECHNOLO凸YOFCMINA硕±学位论文IMASTERTHESIS龄’-'砖陽鱗-季...酔伊..…I论文题目多通道高速数据铸发系统的设计与实现-堂弥专抓信湖訓I学号201321010229.化者娃名任敏_指导教师杨远望副教授—I独剑性声明本人声明所呈交的学位论文是本人在导师指导下

2、进巧的研巧工作及取得的研究成果。据我所知,陈了文中特别加W标注和致谢的地方夕h论文中不包含其他人己经发衷或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研巧所做的任何贡献均己在论文中作了明确的说明并表示谢意。作者签名:AiU日期:成年fi月日>论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部口或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本

3、人授权电子科技大学可[^将学位论文的全部或部分内容编入有关数据库进行检崇,可^^^采用影印、縮印或扫描等复制手段保存、汇编学位论文。(保密者的学位论文在解密后应遵守此规定)A作签名:如导师签名:■^^\日期:年i月日分类号密级注1UDC学位论文多通道高速数据转发系统的设计与实现(题名和副题名)任敏(作者姓名)指导教师杨远望副教授电子科技大学成都(姓名、职称、单位名称)申请学位级别硕士学科专业信息与通信工程提交论文日期2016-3-25论文答辩日期2016-5-1

4、2学位授予单位和日期电子科技大学2016年6月答辩委员会主席评阅人注1:注明《国际十进分类法UDC》的类号。Designandimplementationofmulti-channelhighspeeddatatransmissionsystemAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:InformationandCommunicationEngineeringAuthor:RenMinSu

5、pervisor:Prof.YangYuanwangSchool:SchoolofCommunication&InformationEngineering摘要近年来,信息采集存储技术已经广泛用于军事和民用领域。而随着科技的发展和时代的进步,这些领域对采集存储系统的要求越来越高,使得信息采集特别是高速数据采集技术仍是电子信息技术领域里研究的重点。在高速数据采集系统里,不仅需要高性能的模数转换器实现数据的采集,同时也需要稳定可靠的系统实现数据的传输、存储和处理,若不将高速模数转换器采样数据存储下来进行研究,数

6、据采集也就失去了意义。本文设计与实现的多通道高速数据转发系统正是高速数据采集存储系统的一部分。本文研究的转发系统以高速信号采集为背景,以Xilinx公司Virtex-6系列FPGA为主控芯片,以Micron公司容量2GB的DDR3SDRAM为缓存设备。转发系统接收的ADC采集数据带宽高达32Gbps,转发系统配合PCIE总线技术,能够在计算机上实现2GB容量甚至更多数据量存储。在文中首先分析了高速采集技术的现状,及相应高速数据存储方案,说明了多通道高速数据转发系统研究的重要性。随后,本文根据项目技术指标,

7、设计了转发系统的硬件总体方案和逻辑总体方案,同时对涉及的器件设备进行了芯片选型。接着,对转发系统中的缓存设备DDR3SDRAM进行了介绍,同时对DDR3SDRAM控制器的结构进行了分析,设计了适合本文研究需求的存储控制器,对控制器用户接口信号进行了详细的说明。紧接着,在FPGA上实现了多通道高速数据转发系统,这包括采用DDR3SDRAM和异步FIFO完成了高速数据的无误缓存,及提升了低速采样数据的存储容量,同时,对跨时钟域信号可能出现的亚稳态进行了处理。最后,对实现的转发系统进行了板级调试,将本文设计的转

8、发系统放入高速采集项目中,系统正常工作且达到系统指标,证明了转发系统设计的正确性。本文的特色如下:一方面实现了采样率4Gsps、分辨率8bit采样数据的正确缓存,缓存容量2GB,并配合PCIE模块,完成了将采样数据存入计算机的目标。另一方面通过多个异步FIFO与DDR3SDRAM存储器,提高了低速采样数据的存储容量。关键词:数据采集,DDR3SDRAM,多通道,高速存储,FPGAIABSTRACTInrecentyears,i

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。