高精度adc时钟系统设计

高精度adc时钟系统设计

ID:35104103

大小:4.50 MB

页数:71页

时间:2019-03-18

高精度adc时钟系统设计_第1页
高精度adc时钟系统设计_第2页
高精度adc时钟系统设计_第3页
高精度adc时钟系统设计_第4页
高精度adc时钟系统设计_第5页
资源描述:

《高精度adc时钟系统设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、高精度ADC时钟系统设计DesignofHigh-PrecisionADCClockSystem领域:集成电路工程研究生:俞一超指导教师:吴宪顺企业导师:冯霞高工天津大学电子信息工程学院二零一五年十一月摘要高速模数转换器(ADC)是高速器件的典型代表,它的工作性能很大程度取决于时钟速率和质量。许多高速ADC系统的时钟沿上升/下降速率都以皮秒级计算,传统的低速电路设计法则没法满足高速ADC芯片的实际需要,所以设计一套高精度时钟系统对提升ADC性能的意义重大。在高速ADC中,高精度时钟系统的设计需要将高频效

2、应、传输线效应以及电磁干扰同时考虑进来,并且对系统建立合理缜密的分析和验证流程,才能对反射、串扰、过冲、电磁干扰等时钟信号质量问题进行有效解决。基于FR-4材料的PCB板是现有电路基板中使用最为广泛、兼容性最强的,它能有效验证高精度时钟信号的传输质量。本文的设计主要建立在高精度时钟系统PCB板级研究与分析的基础上。对一颗转换精度14bit,转换速率250MSPS的模数转换芯片AD9250进行了高精度时钟系统的设计,提出了一种基于多层PCB板的高速ADC时钟电路稳定性解决方案。以时钟管理芯片AD9517-

3、1为核心,设计了一套用于高速ADC的高精度时钟电路,并在时钟电路中设计了一款中心频率为250MHz,相位噪声为-98.7dBc/Hz的三阶环路滤波器,进一步提高了AD9517-1的时钟输出精度。然后从电路设计和板级互连两个角度对应用在高速ADC中的时钟系统进行了时钟信号质量分析,并运用ADIsimCLK与AdvancedDesignSystem工具,对模数转换系统的时钟信号同步质量与传输质量进行了仿真与测试。通过高频传输线理论对高速数字时钟电路中出现反射、过冲、串扰的区域进行了PCB板级的匹配网络设计。

4、综上,本文提出一套用于高速ADC的高精度时钟系统,提高了ADC的精度和工作效率,并在FR-4材料的PCB板上对布局布线方案和时钟信号精度进行了验证,对于高速数模转换系统的设计有实际的指导意义。关键词:高速ADC,高精度时钟,FR-4,阻抗匹配ABSTRACTAtypicalrepresentativeofthehigh-speeddeviceisahighspeeddigitaltoanalogdigitalconverter(ADC)aswellasitsclocksystemandamplifier

5、system.TheADCsystemiswidelyusedinsignalacquisition,dataconversion,wirelesssurveyandsoon,whoserisingedgerateoftheclockratearetopicosecond-levelcomputing.Traditionallow-speedcircuitdesignrulecannotmeettheactualneedsofmultilayer,high-speedADCcircuitboard.In

6、ordertomakeacomprehensiveanalysisofADCsuchasreflection,crosstalk,overshoot,electromagneticinterferenceandsoon,weneedtoconsiderthehigh-frequencyeffect,transmissionlineeffectsandelectromagneticinterferenceatsametime,andestablishreasonabletestingandverifica

7、tionflowwhenwefacetransmissionofhighfrequencymixedsignal.PCBboardFR-4ismostlyusedinthesemiconductortechnologyandboard-levelinterconnects,sincethehigh-speedsignalsonthePCBisopacity.WemakeanapplicationsystemdesignbasedonPCBboardofananalog-to-digitalconvert

8、erchip(ADC)AD9250whoseconversionrateis250MSPSandproposeasolutiontoimprovethestabilityofhigh-speedADCclockcircuit.Firstofall,wedesignaclockstabilizationcircuitbasedonAD9517-1fortheADC.Thenwedesignathird-orderloopfilterwhose

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。