基于fpga动态局部可重构技术的雷达定时器设计

基于fpga动态局部可重构技术的雷达定时器设计

ID:35180575

大小:4.53 MB

页数:81页

时间:2019-03-21

基于fpga动态局部可重构技术的雷达定时器设计_第1页
基于fpga动态局部可重构技术的雷达定时器设计_第2页
基于fpga动态局部可重构技术的雷达定时器设计_第3页
基于fpga动态局部可重构技术的雷达定时器设计_第4页
基于fpga动态局部可重构技术的雷达定时器设计_第5页
资源描述:

《基于fpga动态局部可重构技术的雷达定时器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、?■-I;‘,■"■:玉.?''1■申■■??.I..毛各种成A著CHINAUNIFELECTRONICSCIENCEANDTECHNOLOGYOFIVERSTYO专业学位硕±学位论文IMASTERTHESISFORPROFESSIONALDEGREE^.;.?■/.:;:.:^/::;^\V—I‘'.论文题目.基于FPGA动态局部可重构技术的雷达定时器设i十专业学位类别工程硕壬学号

2、201151020118化者姓名吴文博指导教师赵志钦教授II?1,>分类号密级注1UDC学位论文基于FPGA动态局部可重构技术的雷达定时器设计(题名和副题名)吴文博(作者姓名)指导教师赵志钦教授电子科技大学成都王建宁高级工程师中电锦江成都(姓名、职称、单位名称)申请学位级别硕士专业学位类别工程硕士工程领域名称电子与通信工程提交论文日期2016.05.06论文答辩日期2016.06.02学位授予单位和日期电子科技大学2016年06月23日答辩委员会主席评阅人注1:注明《国际十进分类法UDC》的类号。DES

3、IGNOFRADARTIMERBASEDONFPGALOCALDYNAMICRECONFIGURATIONTECHNOLOGYAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:MasterofEngineeringAuthor:WuWenboAdvisor:ZhaoZhiqinSchool:SchoolofElecrtonicEngineering独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作。及取得的

4、研究成果据我所知,除了文中特别加标注和致谢的地方夕h,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示谢意。/作者签名:日期;年月和日论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部口或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可レッ将学位论文的全部或部分内容编入有关数据库进行检索,可

5、采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此规定)作者签名:文M导师签名:v/日期:>/年月?苗2日摘要摘要在雷达系统中,雷达定时器是非常关键的组成部分。在数字信号处理技术快速发展的现今,雷达定时器也在普遍使用数字信号处理技术。而现场可编程门阵列(FPGA)在雷达定时器中的广泛应用,使得FPGA在雷达定时器中也占据了重要地位。利用具有可重配置特性的现场可编辑门阵列FPGA可以花费较少的时间开发出较大安全系数、较高稳定性的电子设备。在雷达定时器中应用FPGA的动态局部可重构技

6、术,不但可以缩短设备的开发周期、保证系统的安全可靠性能,而且能提高雷达定时器设计输出脉冲的稳定性,其硬件在重新构建方面也有自身特点。该论文主要研究内容是通过对动态局部重构技术对FPGA设计重新配置,实现雷达定时设备的开发,其内容含有FPGA原理研究与流程开发,深入分析FPGA配置原理,研究分析了主流的FPGA动态重构设计方法,并深入分析雷达定时器的工作原理,提出一种基于动态自重构系统的实现雷达定时器的设计方案。在方案设计中,充分运用基于部分可重构方法的原理及设计思想,基于已有的逻辑层面之上,把设计程序进行进一步简化,使雷达定时器可实现局

7、部动态再次构建。再其实现过程之中,把其当作主要研究主体,合理运用实例总结出来的设计方案用于雷达定时器开发,构建可依赖的模型动态局部体系,证实该方案的实用性。研究主要从以下几个方面展开:(1)本文首先调研了和论述了局部动态重构技术在雷达定时器上运用的背景和意义;(2)本文FPGA器件为主要研究对象,同时对基于SRAM的FPGA的设计过程、基本内部结构、逻辑结构、动态重构原理及数据配置过程进行了研究。(3)最后对在基于FPGA局部动态重构技术的雷达定时器进行了研究,并完成该构架下的设计方案。在该设计方案下,对局部重构的布局方式、重构过程中的

8、时隙控制进行了研究,提出了解决方法。本课题的研究成果为FPGA重构技术在容错技术、雷达信号处理、数据分析、雷达波速调度等方案的应用打下一定基础,具有一定参考价值。关键词:可编程逻辑控制器,动态局部可重构技术

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。