二分频电路实验报告

《二分频电路实验报告》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、实验二⒈原理图输入设计分频电路一、实验目的：用D触发器设计一个2分频电路在此基础上，设计一个4分频和8分频电路。二、原理说明：用D触发器设计一个2分频电路，封装元件，串联元件可生成4分频和8分频电路。三、实验内容：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。四、实验环境：计算机、QuartusII软件。五、实验流程：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。六、实验步骤：1.用D触发器设计一个2分频电路，封装元件，并做波形仿真。（1）2分频电路原理图：图1.12分频电

2、路原理图17（2）综合报告：图1.2综合报告（3）功能仿真波形图：图1.3功能仿真波形图：时序仿真波形图:图1.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图1.5时钟至输出延时17图1.6最大工作频率（5）封装元件：图1.6元件封装图2.利用2分频电路元件设计4分频电路，并做波形仿真。（1）4分频电路原理图：图2.14分频电路原理图（2）综合报告：图2.2综合报告17（3）功能仿真波形图：图2.3功能仿真波形图时序仿真波形图：图2.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图2.5最大工作频率图2.6

3、时钟至输出延时3.利用2分频电路元件设计8分频电路，并做波形仿真。（1）8分频电路原理图：图3.18分频电路原理图17（2）综合报告：图3.2综合报告（3）功能仿真波形图：图3.3功能仿真波形图时序仿真波形图：图3.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图3.5最大工作频率图3.6时钟至输出延时172.原理图输入设计简单数字钟电路一、实验目的：设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。二、原理说明：用7490连接成包含进位输出的模60的计数器，生成一个部件；将7490连接成模12的计数器，生成一个部

4、件；将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，计满12小时后系统清0重新开始计时。三、实验内容：（1）用QuartusII的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，并封装元件；（2）将7490连接成模12的计数器，进行仿真，并封装元件；（3）利用以上两个元件设计数字钟电路，进行仿真。四、实验环境：计算机、QuartusII软件。五、实验流程：用7490连接成包含进位输出的模60的计数器，并进行仿真，并封装元件↓将7490连接成模12的计数器，进行仿真，并封装元件；↓利用以上两个元件设计数字钟电路，进行仿真。图1.1实验流

5、程图17六、实验步骤：1.用QuartusII的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，并封装元件。（1）模60的计数器原理图：图1.2模60的计数器原理图（2）综合报告：图1.3综合报告17（3）功能仿真波形图：图1.4功能仿真波形图时序仿真波形图：图1.5时序仿真波形图结论：时序仿真失败，高位无输出，低位进制错误。（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图1.6最大工作频率图1.7引脚至引脚延时图1.8建立时间17图1.9保持时间图1.10时钟至输出延时（5）封装元件:图1.11元件封装图172.用Quartus

6、II的原理图输入方式,将7490连接成模12的计数器，进行仿真，并封装元件。（1）模12的计数器原理图：图2.1模12的计数器原理图（2）综合报告:图2.2综合报告17（3）功能仿真波形图：图2.3功能仿真波形图时序仿真波形图：图2.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图2.5最大工作频率图2.6时钟至输出延时（5）封装元件：图2.7元件封装图173.利用以上两个元件设计数字钟电路，进行仿真：（1）数字钟电路原理图：图3.1数字钟电路原理图（2）综合报告:图3.2综合报告（3）功能仿真波形图：图3.3功能仿真波形图17时序仿真波形

7、图：图3.4时序仿真波形图结论：时序仿真失败，SH，ML，MH，ML，HL，HH输出均发生错误。（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图3.5最大工作频率图3.6引脚至引脚延时图3.7建立时间图3.8保持时间17图3.9时钟至输出延时17171717