《电工电子技术》作业(三)

《《电工电子技术》作业(三)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、《电工电子技术》作业（三）一、填空题1、在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑关系，对应的电路称为与门、或门和非门。2、CMOS门输入端口为“与”逻辑关系时，多余的输入端应接高电平，具有“或”逻辑端口的CMOS门多余的输入端应接底电平。3、在时间上和数值上均作连续变化的电信号称为模拟信号；在时间上和数值上离散的信号叫做数字信号。4、三态门除了“1”态、“0”态，还有第三种状态高阻状态。5、使用三态门可以实现总线结构；使用OC门可实现“线与”逻辑。6、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。7、

2、两个与非门构成的基本RS触发器的功能有置0、置1和保持。电路中不允许两个输入端同时为0，否则将出现逻辑混乱。8、JK触发器具有置0、置1、保持和翻转四种功能。欲使JK触发器实现Qn+1=Qn的功能，则输入端J应接1，K应接1。9、时序逻辑电路的输出不仅取决于输入的状态，还与电路已存的现态有关。10、组合逻辑电路的基本单元是门电路，时序逻辑电路的基本单元是触发器。二、判断题1、已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。（错）2、组合逻辑电路的输出只取决于输入信号的现态。（对）3、组合逻辑电路的输出只取决于输入信号

3、的现态。（对）4、3线—8线译码器电路是三—八进制译码器。（错）5、已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。（对）6、编码电路的输入量一定是人们熟悉的十进制数。（错）7、组合逻辑电路中的每一个门实际上都是一个存储单元。（错）8、无关最小项对最终的逻辑结果无影响，因此可任意视为0或1。（对）9、仅具有保持和翻转功能的触发器是RS触发器。（错）10、使用3个触发器构成的计数器最多有8个有效状态。（对）11、同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。（错）三、选择题1、一个两输入端的门电路，当输入为1和0

4、时，输出不是1的门是（D）。A、与非门B、或门C、或非门D、异或门2、数字电路中机器识别和常用的数制是（A）。A、二进制B、八进制C、十进制D、十六进制3、四输入的译码器，其输出端最多为（D）。A、4个B、8个C、10个D、16个4、一个两输入端的门电路，当输入为1和0时，输出不是1的门是（D）。A、与非门B、或门C、或非门D、异或门5、多余输入端可以悬空使用的门是（B）。A、与门B、TTL与非门C、CMOS与非门D、或非门6、数字电路中机器识别和常用的数制是（A）。A、二进制B、八进制C、十进制D、十六进制7、描述时序逻

5、辑电路功能的两个必不可少的重要方程式是（B）。A、次态方程和输出方程B、次态方程和驱动方程C、驱动方程和特性方程D、驱动方程和输出方程8、由与非门组成的基本RS触发器不允许输入的变量组合S⋅R为（A）。A、00B、01C、10D、119、存在空翻问题的触发器是（B）。A、D触发器B、钟控RS触发器C、主从JK触发器D、维持阻塞D触发器四、简答题1.答：组合逻辑电路的特点是：任意时刻，电路输出状态仅取决于该时刻的输入状态。分析组合逻辑电路，目的就是清楚该电路的功能。2.答：主要区别有两点：时序逻辑电路的基本单元是触发器，组合

6、逻辑电路的基本单元是门电路；时序逻辑电路的输出只与现时输入有关，不具有记忆性，组合逻辑电路的输出不仅和现时输入有关，还和现时状态有关，即具有记忆性。五、计算题1.①②⑥不必化简③F=ABC.④F=A+BC.⑤F=AC+BC+AB.2.解：对应输入波形，可画出各门的输出波形如右图红笔所示。3.（a）图的逻辑函数式为：（b）图的逻辑函数式为：4.设计：对逻辑函数式进行化简：根据上述最简式可画出逻辑电路为：&≥1ABC&F