数字电子技术课程设计-交通灯控制电路设计

数字电子技术课程设计-交通灯控制电路设计

ID:35627474

大小:883.21 KB

页数:23页

时间:2019-04-03

数字电子技术课程设计-交通灯控制电路设计_第1页
数字电子技术课程设计-交通灯控制电路设计_第2页
数字电子技术课程设计-交通灯控制电路设计_第3页
数字电子技术课程设计-交通灯控制电路设计_第4页
数字电子技术课程设计-交通灯控制电路设计_第5页
资源描述:

《数字电子技术课程设计-交通灯控制电路设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、2011—2012学年第二学期《数字电子技术课程设计》任务书一、设计题目:交通灯控制电路设计二、设计任务及原理:交通灯的显示有很多方式,如十字路口、丁字路口等,而对于同一个路口又有很多不同的显示要求,比如十字路口,车辆如果只要东西和南北方向通行就很简单,而如果车子可以左右转弯的通行就比较复杂,本实验仅针对最简单的南北和东西直行的情况。要完成本实验,首先必须了解交通路灯的燃灭规律。本实验需要用到实验箱上交通模块中的发光二极管,即红、黄、绿各四个。依人们的交通常规,“红灯停,绿灯行,黄灯提醒”。其交通灯的燃灭规律为

2、:东西路口的绿灯亮,南北路口的红灯亮,东西方向通车,延时一段时间后,东西路口绿灯灭,黄灯开始闪烁。闪烁若干次后,东西路口红灯亮,而同时南北路口的绿灯亮,南北方向开始通车,延时一段时间后,南北路口的绿灯灭,黄灯开始闪烁。闪烁若干次后,再切换到东西路口方向,重复上述过程。在实验中使用4个七段码管中的任意一个或两个数码管显示时间。东西路和南北路的通车时间均设定为9s。数码管的时间总是显示为9、8、7……2、1、0、9、8……。在显示时间小于等于3秒的时候,通车方向的黄灯闪烁。在东西向绿灯期间,点阵显示自己的姓名;在南

3、北向绿灯期间,点阵显示自己的学号后3位。三、具体要求:本实验要完成任务就是设计一个简单的交通灯控制器,交通灯显示用实验箱的交通灯模块和七段码管中的任意一个或两个来显示。系统时钟选择时钟模块的50MHz时钟,黄灯闪烁时钟要求为2Hz,七段码管的时间显示为1Hz脉冲,即每1s中递减一次,在显示时间小于等于3秒的时候,通车方向的黄灯以2Hz的频率闪烁。在东西向绿灯期间,点阵显示自己的姓名;在南北向绿灯期间,点阵显示自己的学号后3位。显示方式:1秒显示一个汉字或者一个数字(汉字和数字均静止不动,即不循环),然后全暗1秒

4、,然后再显示一个汉字或者一个数字,以此类推。扩展要求:利用拨动开关K1扩展时间0-9至0-30s。实验箱中用到的数字时钟模块、按键开关、数码管、点阵与FPGA的接口电路,以及数字时钟源、按键开关、数码管、点阵与FPGA的管脚连接在以前的实验中都做了详细说明,这里不再赘述。交通灯模块原理与LED灯模块的电路原理一致,当有高电平输入时LED灯就会被点亮,反之不亮。只是LED发出的光有颜色之分。四、输入输出资源说明:1、外部输入脉冲信号时钟源CP(50MHz),经适当分频后供计数器使用。2、输出1组显示译码信号(每组

5、7个输出端),接到外部的两个七段数码管上,显示倒计时;(扩展要求)或输出2组显示译码信号(每组7个输出端),分别接到外部的两个七段数码管M1、M2上,M1和M2分别显示30秒倒计时的十位和个位。3、输出6个高低电平信号,分别接到外部的6个指示纵向、横向的LED灯。(输出高电平时,对应的LED灯亮)4、扩展要求:利用拨动开关K1将时间0-9s扩展为0-30s(黄灯仍然只在0-3s内闪烁)其具体框图如下:1Hz纵向指示灯LED1控制器计数器(9s倒计时;通车时间倒计时)七段LED数码管显示(1个)50MHz纵向指示

6、灯LED3横停指示灯LED6纵向指示灯LED2横向指示灯LED5横向指示灯LED4CLK3-9s内显示姓名或者学号图1交通灯控制电路结构框图根据如上说明,本设计的主要任务和设计要求是:1、按照现代数字系统的Top-Down模块化设计方法,提出交通灯控制电路设计系统的整体设计方案,并进行正确的功能划分,分别提出并实现控制器、计数器、输出译码、点阵显示等模块化子系统的设计方案。2、在QuartusⅡ的EDA设计环境中,完成系统的顶层设计、各子系统的模块化设计。分别完成各个基于Verilog语言实现的子模块(包括控制

7、器电路、计数器电路、输出译码电路、点阵显示电路)的逻辑功能仿真。最后对顶层设计进行功能仿真。3、在2步的基础上,用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结果是否与自己的编程思想一致。五、电路设计、仿真与综合一、分频器(1)、源代码modulefenpin(clk,clk1,clk2,clk1000);inputclk;outputclk1,clk2,clk1000;reg[31:0]cnt1,cnt2,cnt3;regclk1,clk2,clk1000;initialbeginclk

8、1=0;clk2=0;clk1000=0;cnt1=0;cnt2=0;cnt3=0;endalways@(posedgeclk)beginif(cnt1==24999999)beginclk1<=~clk1;cnt1<=0;endelsebegincnt1<=cnt1+1;endif(cnt2==12499999)beginclk2<=~clk2;cnt2<=0;endelsebegi

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。