Verilog HDL与FPGA 开发设计及应用_13246138

Verilog HDL与FPGA 开发设计及应用_13246138

ID:35776764

大小:14.15 MB

页数:221页

时间:2019-04-17

Verilog HDL与FPGA 开发设计及应用_13246138_第1页
Verilog HDL与FPGA 开发设计及应用_13246138_第2页
Verilog HDL与FPGA 开发设计及应用_13246138_第3页
Verilog HDL与FPGA 开发设计及应用_13246138_第4页
Verilog HDL与FPGA 开发设计及应用_13246138_第5页
资源描述:

《Verilog HDL与FPGA 开发设计及应用_13246138》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、封面书名版权前言目录第1章绪论1.1EDA技术和可编程逻辑器件的发展1.1.1EDA技术发展概述1.1.2可编程逻辑器件发展概况1.2可编程逻辑器件设计流程简介1.2.1基本设计方法1.2.2可编程逻辑器件设计流程1.3硬件描述语言VerilogHDL与VHDL1.3.1VerilogHDL简介1.3.2VHDL简介1.3.3VerilogHDL与VHDL的区别与联系1.3.4选择VerilogHDL还是VHDL1.4FPGA在雷达系统中的应用1.4.1FPGA简介1.4.2雷达信号处理系统简介1.4.3FPGA在雷达信号处理中的应用思考题第2章Verilo

2、gHDL语法基础2.1引言2.2模块(Module)的概念2.3VerilogHDL语法的一些基本要素2.4数据类型及常量、变量2.4.1常量2.4.2变量2.5运算符及表达式2.5.1算术运算符2.5.2逻辑运算符2.5.3关系运算符2.5.4位运算符2.5.5等式运算符2.5.6缩减运算符2.5.7条件运算符2.5.8位拼接运算符2.5.9运算符的优先级2.6赋值语句2.6.1阻塞赋值语句2.6.2非阻塞赋值语句2.7条件语句2.7.1if-else语句2.7.2case语句2.8结构描述语句always与assign2.8.1always语句2.8.2

3、assign语句2.9函数(function)和循环语句(for)2.10跳出“语法”看“语法”——“硬件”描述语言的另一种理解方式2.10.1从硬件的角度理解VerilogHDL语法2.10.2不可综合语法及其在测试向量中的应用思考题第3章CPLD/FPGA的基本结构3.1CPLD的基本结构3.1.1内部结构3.1.2下载方式3.1.3Xilinx公司CPLD简介3.2FPGA的基本结构3.2.1内部结构3.2.2下载方式3.2.3Xilinx公司FPGA简介3.3CPLD与FPGA的区别与联系思考题第4章CPLD/FPGA设计基础4.1同步与异步电路设计

4、4.1.1同步电路设计4.1.2异步电路设计4.1.3双向I/O接口电路设计4.1.4同步与异步电路的区别与联系4.2时钟、复位与临界设计——分析逻辑中的竞争、冒险以及亚稳态4.2.1时钟系统的设计4.2.2复位电路的设计4.2.3临界设计4.3有限状态机设计4.4速度与资源——折中设计方案4.4.1速度——并行处理4.4.2资源——串行处理4.5大规模FPGA的开发——模块化设计思考题第5章FPGA在数字信号处理系统中的应用5.1数的表示方法5.1.1数字系统中数的二进制表示5.1.2定点数和浮点数5.1.3FPGA中数的表示5.2加减法与乘法单元5.2.

5、1加减法单元5.2.2乘法单元5.3数字信号处理系统中的FPGA与DSP芯片5.3.1DSP芯片介绍5.3.2DSP与FPGA性能比较5.3.3DSP和FPGA方案的选择5.3.4新的设计思想5.4数字滤波器的FPGA设计实例5.4.1IIR滤波器5.4.2FIR滤波器5.4.3FIR滤波器与IIR滤波器的比较5.4.48阶FIR滤波器设计实例5.4.5IIR滤波器设计实例5.5Xilinx公司数字信号处理IPCore的应用5.5.1CoreGenerator综述5.5.2数字信号处理的IPCore5.5.3FFT的IPCore调用实例思考题第6章FPGA在

6、雷达系统中的应用6.1相关器与匹配滤波器6.1.1相关器6.1.2匹配滤波器6.1.3相关器与匹配滤波器的关系6.1.413位Barker码相关器设计实例6.1.513位Barker码匹配滤波器设计实例6.2动目标检测(MTD)6.2.1动目标检测(MTD)原理6.2.2动目标检测(MTD)设计实例6.3恒虚警(CFAR)6.3.1恒虚警(CFAR)原理6.3.2恒虚警(CFAR)设计实例6.4FPGA在雷达系统中的应用小结6.4.1Matlab在数字信号处理中的作用6.4.2雷达数字信号处理系统中FPGA设计流程思考题附录AVerilogHDL语法参考A.

7、1VerilogHDL关键词列表A.2VerilogHDL编译器不支持的Verilog结构附录B相关网址检索附录C设计源代码C.1双CPU接口的数据转换的设计C.2FIR滤波器设计C.3FIR滤波器Testbench设计C.4IIR滤波器设计C.5IIR滤波器Testbench设计C.613位Bark码相关器设计C.713位Bark码相关器测试向量Testbench设计C.813位Bark匹配滤波器的设计C.913位Bark码匹配滤波器测试向量Testbench设计C.10动目标检测(MTD)算法设计C.11动目标检测(MTD)算法测试向量Testbench

8、设计C.12回波消除电路设计C.13恒虚警(CFAR

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。