cpld-fpga设计概论

《cpld-fpga设计概论》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、FPGA/CPLD系统设计与实践杭州电子科技大学楼斌欢迎大家交流!计算机应用技术研究所第一教研楼509Email:loubin@hdu.edu.cnMobile:13588015953课程目标和学习方法目标：初步了解FPGA/CPLD的设计方法和流程。初步掌握QuartusII平台的使用。初步掌握和较熟练使用Verilog硬件描述语言的能力。学习方法：以工程实践为基础，通过教学仪器设备使同学们在短期内掌握FPGA设计方法。参考书目课本：《面向CPLD/FPGA的Verilog设计》机械工业出版社，王冠、俞一鸣等编著《Verilog数字系统设计教程》北京航天航空大学出版社，夏

2、宇闻《数字逻辑基础与Verilog设计(原书第二版)》机械工业出版社(加)S.Brown等著,夏闻宇等译《AlteraFPGA/CPLD设计（基础篇/高级篇）》人民邮电出版社EDA先锋工作室等著相关网站http://www.Altera.comhttp://www.Xilinx.comhttp://www.openhw.orghttp://www.opencores.orghttp://www.fpga.com.cnhttp://www.21ic.com…考核方法平时成绩总成绩的40%期末考试成绩占总成绩的60%相关专业名词EDA：ElectronicDesignAutom

3、ation电子设计自动化PLD：ProgrammableLogicDevice可编程逻辑器件CPLD：ComplexProgrammableLogicDevice复杂可编程逻辑器件FPGA：FieldProgrammableGateArray现场可编程门阵列VHDL：VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage超高速集成电路硬件描述语言ASIC：ApplicationSpecificIntegratedCircuit特定用途集成电路VerilogHDL:??SOC:SystemOnChipFPGA设计的知

4、识体系CPLD/FPGA逻辑器件逻辑代数，数字电路数字系统EDA设计理论基础应用使用方法CPLD/FPGA是什么——可编程逻辑器件电子器件逻辑器件——实现数字逻辑功能可编程——有自己设计方法，编程语言特点：并行性、高吞吐量、灵活性发展趋势：高集成度、低功耗、高速度、设计抽象化FPGA的理论基础——数字逻辑解决的问题：逻辑问题，计算问题，包括所有数字计算机能解决的问题数学描述：逻辑代数，布尔代数，有限状态机电路抽象：组合电路，时序电路FPGA做什么用——数字系统芯片的原型验证通信：无线基站，软件无线电图像视频：压缩、预处理、3D图像处理医疗卫生，汽车电子科学计算：加密解密、基

5、因计算军事航天：可重构计算嵌入式系统：软核、硬核CPUFPGA设计方法学——EDA技术信息时代的心脏——IC计算机网络->手机->物联网现代电子设计技术的核心——EDAIC,CPUEDA技术计算机EDA技术——CADPCB技术IC设计技术IC版图设计技术IC电路制造技术IC测试和封装技术CPLD/FPGA设计技术、编程下载技术EDA技术的发展计算机：电子管（50）->晶体管（60）->集成电路（70）70年代：IC双极工艺、MOS工艺;PCB布局布线，IC版图编辑80年代：IC进入CMOS时代；FPGA开始出现；PCB原理图输入、自动布局布线、PCB分析，逻辑设计、逻辑仿

6、真、逻辑函数化简，各种硬件描述语言出现90年代：硬件描述语言标准化；EDA全面应用EDA技术进入21世纪IP形式描述与复用；SOC设计的成熟，更大规模FPGA/CPLD器件不断推出；全面EDA时代：模拟与数字，软件与硬件，系统与器件等高级硬件描述语言SystemC,SystemVerilog不断发展。EDA技术实现目标EDA技术实现目标1.可编程逻辑器件2.半定制或全定制ASIC（1）门阵列ASIC（2）标准单元ASIC3.混合ASIC硬件描述语言VerilogHDLVerilogHDLVHDLSystemVerilog：基于Verilog，增强系统级设计及验证能力Syst

7、emC：C++扩展，电子系统级建模与验证。两者建模能力的比较VHDLVITAL系统级算法级寄存器传输级逻辑门级开关电路级行为级的抽象VerilogHDL与VHDL建模能力的比较VerilogVITAL(VHDLInitiativeTowardsASICLibraries)HDL综合从自然语言转换到VerilogHDL语言算法表述自然语言综合从算法表述转换到寄存器传输级（RegisterTransportLevel，RTL）表述行为综合从RTL级表述转换到逻辑门(包括触发器)的表述逻辑综合从逻辑门表示转换到版图级表述