[信息与通信]eda技术 第03讲 vhdl01概述与结构d

[信息与通信]eda技术 第03讲 vhdl01概述与结构d

ID:36319693

大小:900.00 KB

页数:59页

时间:2019-05-09

[信息与通信]eda技术 第03讲 vhdl01概述与结构d_第1页
[信息与通信]eda技术 第03讲 vhdl01概述与结构d_第2页
[信息与通信]eda技术 第03讲 vhdl01概述与结构d_第3页
[信息与通信]eda技术 第03讲 vhdl01概述与结构d_第4页
[信息与通信]eda技术 第03讲 vhdl01概述与结构d_第5页
资源描述:

《[信息与通信]eda技术 第03讲 vhdl01概述与结构d》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第二讲VHDL之一4.1硬件描述语言概述4.2VHDL程序基本结构1第四章硬件描述语言VHDL4.1硬件描述语言概述4.2VHDL程序基本结构4.3VHDL的基本数据类型及运算操作符4.4VHDL中的顺序语句4.5VHDL中的并行语句4.6程序包与库4.7类属4.8子程序4.9基本逻辑电路设计4.10状态机的VHDL设计2内容提要硬件描述语言概述1VHDL程序基本结构23硬件描述语言概述硬件描述语言VHDL到实际电路1VHDL及特点4硬件描述语言常见的HDL有:VHDL、VerilogHDL、SystemVerilog和Sy

2、stemC。VHDL和VerilogHDL是作为电子设计主流5VHDL及特点VeryhighspeedintegratedHardwareDescriptionLanguage是IEEE、工业标准硬件描述语言用语言的方式而非图形等方式描述硬件电路什么是VHDL?VHDLManual6VHDL的发展:VHDL于1983年由美国国防部发起创建,由IEEE发展,并于1987年作为“IEEEStd1076-1987”发布。(简称87版)1993年IEEE对VHDL进行修订,从更高层次和系统描述能力上扩展了VHDL的内容,公布了“IE

3、EEStd1076-1993”新标准。(简称93版)(IEEE)InstituteofElectricalandElectronicsEngineers美国电气和电子工程师协会7VHDL特点:p1481.支持从系统级到门电路级的多层描述;支持结构描述、行为描述、数据流描述以及混合描述,但是目前还不具备描述模拟电路的能力。2.支持自底向上以及自顶向下的设计;支持层次化、模块化设计;支持函数、过程及自定义程序包和库,以便分解大型设计,实现设计共享。3.支持组合逻辑电路和时序电路;支持延时功能,使硬件描述更准确。4.使用类属语句进

4、行参数化设计,使通用器件设计成为可能。5.支持断言语句,报告系统信息和错误信息,使仿真调试更方便。6.数据类型丰富,安全性好,既有预定义数据类型,又可自定义类型。8VHDL的优点用于设计复杂的、多层次的设计。支持设计库和设计的重复使用。与硬件独立,一个设计可用于不同的硬件结构,而且设计时不必了解过多的硬件细节。设计者可以专心致力于其功能的实现。有丰富的软件支持VHDL的综合和仿真,从而能在设计阶段就能发现设计中的Bug,缩短设计时间,降低成本。更方便地向ASIC过渡VHDL有良好的可读性,容易理解。9VHDL与其它计算机语言

5、的区别运行的基础计算机语言是在CPU+RAM构建的平台上运行VHDL设计的结果是由具体的逻辑、触发器组成的数字电路执行方式计算机语言基本上以串行的方式执行VHDL在总体上是以并行方式工作验证方式计算机语言主要关注于变量值的变化VHDL要实现严格的时序逻辑关系10C、ASM...程序CPU指令/数据代码:0100101000101100软件程序编译器COMPILERVHDL/VERILOG.程序硬件描述语言综合器SYNTHESIZER为ASIC设计提供的电路网表文件(a)其它软件语言设计目标流程(b)硬件语言设计目标流程11V

6、HDL到实际电路原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置4、OTP器件编程FPGA/CPLD设计流程12设计输入与传统的计算机软件语言编辑输入基本一致13综合将设计者在EDA平台上编辑输入的HDL文本(或原理图、状态图形描述),依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合,最终获得门级电路甚至更底层的电路描述网表文件

7、。就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来,成为相应互的映射关系。14适配将由综合器产生的网表文件配置于指定的目标器件中,使之产生最终的下载文件JEDEC、Jam格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真,同时产生可用于编程的文件。15时序仿真与功能仿真时序仿真功能仿真就是接近真实器件运行特性的仿真,仿真文件中己包含了器件硬件特性参数,因而,仿真精度高。是直接对VHDL、原理图描述或其他描述形式的逻辑功

8、能进行测试模拟,以了解其实现的功能是否满足原设计的要求的过程,仿真过程不涉及任何具体器件的硬件特性。16编程下载通常,将对CPLD的下载称为编程(Program),对FPGA中的SRAM进行直接下载的方式称为配置(Configure),但对于对FPGA的专用配置ROM的下载仍称为编程。17

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。