DSP最小系统课程设计论文报告

DSP最小系统课程设计论文报告

ID:36438434

大小:348.00 KB

页数:11页

时间:2019-05-10

DSP最小系统课程设计论文报告_第1页
DSP最小系统课程设计论文报告_第2页
DSP最小系统课程设计论文报告_第3页
DSP最小系统课程设计论文报告_第4页
DSP最小系统课程设计论文报告_第5页
资源描述:

《DSP最小系统课程设计论文报告》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、DSP原理与应用课程设计报告书2010-2011学年第II学期学院:电气工程学院专业:电子信息科学与技术学生姓名:学号:0801030114课程设计题目:TMS320LF2407A最小系统的设计起迄日期:2月28日~3月18日课程设计地点:DSP实验室指导教师:系主任:11目录一、设计目的……………………………………………………3二、设计任务……………………………………………………3三、硬件电路……………………………………………………31、时钟复位电路……………………………………………………32、时钟电路:…………………………………………………………43、锁相环电路…………………………

2、………………………………44、滤波电路……………………………………………………………55、电源电路……………………………………………………………56、电平转换……………………………………………………………67、JTAG仿真接口电路………………………………………………68、指示灯电路…………………………………………………………7四、软件设计………………………………………………………7五、总结.………………………………………………………7六、参考文献………………………………………………………8七、附录1DSP最小系统原理图………………………………8附录2C源程序代码………………………………

3、………811一:设计目的随着科学技术的不断进步,整个国家自动化水平和信息化水平的长足发展,社会对电气信息类人才的需求日益迫切,要求也更加严格。可编程DSP芯片是一种特别适合进行数字信号处理的微处理器,它的应用已越来越广泛。本设计通过对TMS320F2407A芯片的学习,制作出了一个完整的最小系统实验板的原理图,加深对该芯片最小系统电路的了解,学习该芯片的基本外设及其功能。使学生基本上掌握DSP的特点和开发应用技巧,通过具体的电路设计和调试,领会DSP系统的设计要领。培养将DSP应用到工程实践的能力。二:设计任务题目:设计出TMS320S2407A芯片的最小电路原理图,并设计出其PCB图

4、,最后通过一个简单的软件程序进行对设计的最小电路图的验证。具体包括:方案:1、硬件电路设计,包括TMS320LF2407A基本电路、电源电路、晶振、扩展RAM和指示灯,需要用protel软件完成原理图和PCB的设计;2、软件设计,主要指编写该设计电路的验证程序,在实验箱上运行调试;3、课程设计报告,包括总体设计方案、硬件电路设计和软件设计的具体说明。三:硬件电路基本思想如图示TMS320LF2407锁相环电路、指示灯、滤波电路时钟复位电路TPS7333Q电源模块RAM存储模块JTAG仿真电路1、时钟复位电路TMS320F2407A内部带有复位电路,因此可以直接在RS复位引脚外面连接上一

5、个上拉电阻即可,这对于简化外围电路,减少电路板尺寸是很有用处的。但是为了调试方便经常采用如图示的手动复位电路,当调试的时候可以很方便地进行手动复位。112、时钟电路:首先要明确的一个概念是,如何选用系统时钟电路?这可以从系统所需时钟信号的电气指标来说明。系统时钟的选择主要关心:l频率。系统需要多大的频率,即系统工作于什么频率下。l信号电平。是5V还是3.3V,是TTL电平还是CMOS电平等。l时钟的沿特性。上升沿和下降沿的时间。l驱动能力。整个系统有多少芯片需要提供时钟。本设计采用了一个有源晶体振荡器,而且这里的晶体振荡器采用的是低电压的型号(3.3V供电),可以直接接到DSP的XTA

6、L1脚上(DSP外围电压是3.3V)。值得注意的是,使用有源晶振要注意时钟信号的电平,一般市场上的晶振输出信号的电平为5V或3.3V,如果采用5V供电的有源晶振,那么它的输出需要进行电平转换。有源晶振驱动能力比较强频率范围也很宽,在1Hz~400MHz之间。由于采用了外部振荡器获取时钟源,所以PLLF2和PLLF引脚要按照如图所示的方法连接。当然也可以采用无源晶体来连接。使用无源晶体的优点是价格便宜,但是它的驱动能力比较差,一般不能提供多个器件共享,而且它可以提供的频率范围也比较小(一般在20KHz~60MHz)。3、锁相环电路TMS320LF2407A具有内部锁相环电路,可以从一个比

7、较低的外部时钟通过锁相环倍频电路实现内部倍频。这对于整个电路板的电磁兼容性是很有好处的,因为外部只需要使用较低频率的晶振,避免外部电路干扰时钟,同时也避免了高频时钟干扰板上其他电路。114、滤波电路TMS320LF2407A的PLL模块使用外部滤波器电路回路来抑制信号抖动和电磁干扰,使信号抖动和干扰影响最小。电路中存在大量的噪声,在设计外部滤波器电路时还需要通过试验确定。在下图中,滤波器电路回路的元件为R17、C12和C13,电容C12和C13

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。