利用双D触发器设计一个电子密码开关(I)

《利用双D触发器设计一个电子密码开关(I)》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、课程设计说明书第II页利用双D触发器设计一个电子密码开关摘要随着人们生活水平的提高，如何实现家庭防盗这一问题也变的尤其的突出，传统的机械锁由于其构造的简单，被撬的事件屡见不鲜，电子锁由于其保密性高，使用灵活性好，安全系数高，备受广大用户的欢迎。因而，随着社会物质财富的日益增长，安全防盗已成为全社会问题。人们对锁的要求越来越高，既要安全可靠地防盗，又要使用方便。弹子锁由于结构上的局限已难以满足当前社会管理和防盗要求，特别是在人员经常变动的公共场所，如办公室、宾馆等地方。电子密码锁由于其自身的优势，越来越受到人们的青睐

2、，但是目前使用的电子密码锁大部分是基于单片机用分离元件实现的，其成本较高且可靠性得不到保证。本文介绍一种利用双D触发器设计的电子密码开关，设计了一种新型的电子密码锁。它体积小、功耗低、价格便宜、安全可靠，维护和升级十分方便，具有较好的应用前景。关键词：安全防盗，电子密码锁，双D触发器，电子密码开关课程设计说明书第II页目录1绪论11.1课题描述11.2基本工作原理及框图12相关芯片及硬件电路设计12.1CD4017芯片12.1.1CD4017的引脚图.................................

3、...................................................................12.1.2CD4017的功能介绍32.1.3CD4017的定时波形图32.2CD4013芯片32.2.1CD4013的引脚功能和真值表32.2.2CD4013的连线和波形图42.3单向晶闸管52.3.1单向晶闸管的结构和符号52.3.2单向晶闸管的伏安特性52.4555多谐振荡器72.4.1多谐振荡器的引脚功能图72.4.2多谐振荡器的工作原理72.5模拟声响电路92.5.1模拟声

4、响电路图及原理92.6完整密码开关电路............................................................................................................92.6.1密码开关电路图及原理............................................................................................93总结114致谢125参考文献13课程设计说明书

5、第14页1绪论1.1课题描述随着社会物质财富的日益增长，安全防盗已成为全社会问题。人们对锁的要求越来越高，既要安全可靠地防盗，又要使用方便。电子密码锁由于其自身的优势，越来越受到人们的青睐，但是目前使用的电子密码锁大部分是基于单片机用分离元件实现的，其成本较高且可靠性得不到保证，本文利用集成芯片CD4017和CD4013以及555多谐振荡器设计的一种新型的电子密码锁——含有触发器的电密码锁。本课程设计充分利用了十进制计数器——CD4017的计数功能，双D触发器——4013的计数并锁存功能，能产生除基波外还含有极丰富

6、的高次谐波的555多谐振荡器。该电子密码锁体积小、功耗低、价格便宜、安全可靠，维护和升级十分方便，应用前景毋庸置疑。1.2基本工作原理及框图本课程设计电子密码开关由自动充电电路、脉冲产生电路、密码输入电路、延迟电路、密码检测电路、执行回路。其基本工作原理：充电回路接通后晶闸管导通，使脉冲产生电路工作，产生的脉冲信号送给密码开关电路。基本工作原理框图如图1.1所示。充电电路脉冲产生电路电路延迟电路CD4017计数器CD4013锁存器执行回路图1.1基本工作原理框图2相关芯片及硬件电路设计2.1CD4017芯片2.1.

7、1CD4017引脚图课程设计说明书第14页图2.1CD4017引脚图l图2.2CD4017内部结构图课程设计说明书第14页2.1.2CD4017的引脚功能介绍   CD4017引脚功能:芯片有10个译码输出Q0～Q9;MR为清零端,CP0和～CPl是2个时钟输入端,三个输出端的控制.0Y1Y2Y。每个译码输出一般处于低电平,且在时钟脉冲由低到高的上升沿输出高电平;每个高电平输出维持1个时钟周期;每输入10个时钟脉冲,输出一个进位脉冲,因而进位输出信号可作为下一级计数器的时钟信号.在清零输入端(R)加高电平或正脉冲时

8、,只有输出端Q0为高电平,其余各输出端都为低电平"0"。CD4017是常用的coms十进制计数器芯片，常用在各种数字电路中的记数脉冲等功能电路中，应用十分的广泛。2.1.3CD4017的定时波形图图2.3CD4017定时波形当“时钟禁止”和“复位”端为低电平时，内部计数器在每个时钟信号的正跳变时向前计数一次。在任何给定的时间上，十个译码输出端中有九个是低电平