Cadence使用手册

《Cadence使用手册》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、Cadence使用参考手册邓海飞微电子学研究所设计室2000年7月目录概述11.1Cadence概述11.2ASIC设计流程1第一章Cadence使用基础52.1Cadence软件的环境设置52.2Cadence软件的启动方法102.3库文件的管理122.4文件格式的转化132.5怎样使用在线帮助132.6本手册的组成14第二章Verilog-XL的介绍153.1环境设置153.2Verilog-XL的启动153.3Verilog－XL的界面173.4Verilog-XL的使用示例183.5Verilog-XL的有关帮助文件19第四章电路图设计及电路模拟214.

2、1电路图设计工具Composer214.1.1设置214.1.2启动224.1.3用户界面及使用方法224.1.4使用示例244.1.5相关在线帮助文档244.2电路模拟工具AnalogArtist244.2.1设置244.2.2启动254.2.3用户界面及使用方法254.2.5相关在线帮助文档25第五章自动布局布线275.1Cadence中的自动布局布线流程275.2用AutoAbgen进行自动布局布线库设计28第六章版图设计及其验证306.1版图设计大师VirtuosoLayoutEditor306.1.1设置306.1.2启动306.1.3用户界面及使用方

3、法316.1.4使用示例316.1.5相关在线帮助文档326.2版图验证工具Dracula326.2.1Dracula使用介绍326.2.2相关在线帮助文档33第七章skill语言程序设计347.1skill语言概述347.2skill语言的基本语法347.3Skill语言的编程环境347.4面向工具的skill语言编程35附录1技术文件及显示文件示例60附录2Verilog-XL实例文件721．Test_memory.v722．SRAM256X8.v733．ram_sy1s_8052794．TSMC库文件84附录3Dracula命令文件359Cadence使用

4、说明第4页共389页概述作为流行的EDA工具之一，Cadence一直以来都受到了广大EDA工程师的青睐。然而Cadence的使用之繁琐，又给广大初学者带来了不少麻烦。作为一位过来人，本人对此深有体会。本着为初学者抛砖引玉的目的，本人特意编写了这本小册子，将自己数年来使用Cadence的经验加以总结，但愿会对各位同行有所帮助。本册子的本意在于为初学者指路，故不会对个别工具进行很详细的介绍，只是对初学者可能经常使用的一些工具加以粗略的介绍。其中可能还请各位同行加以指正。1.1Cadence概述Cadence是一个大型的EDA软件，它几乎可以完成电子设计的方方面面，包

5、括ASIC设计、FPGA设计和PCB板设计。与众所周知的EDA软件Synopsys相比，Cadence的综合工具略为逊色。然而，Cadence在仿真、电路图设计、自动布局布线、版图设计及验证等方面却有着绝对的优势。Cadence与Synopsys的结合可以说是EDA设计领域的黄金搭档。此外，Cadence公司还开发了自己的编程语言skill,并为其编写了编译器。由于skill语言提供编程接口甚至与C语言的接口，所以可以以Cadence为平台进行扩展，用户还可以开发自己的基于Cadence的工具。实际上，整个Cadence软件可以理解为一个搭建在skill语言平台

6、上的可执行文件集。所有的Cadence工具都是用Skill语言编写的，但同时，由于Cadence的工具太多，使得Cadence显得有点凌乱。这给初学者带来了更多的麻烦。Cadence包含的工具较多，几乎包括了EDA设计的方方面面。本小册子旨在向初学者介绍Cadence的入门知识，所以不可能面面具到，只能根据ASIC设计流程，介绍一些ASIC设计者常用的工具，例如仿真工具Verilog-xl,布局布线工具Preview和SiliconEnsemble,电路图设计工具Composer,电路模拟工具AnalogArtist,版图设计工具VirtuosoLayoutEd

7、itor,版图验证工具Dracula，最后介绍一下Skill语言的编程。1.2ASIC设计流程设计流程是规范设计活动的准则，好的设计流程对于产品的成功至关重要。本节将通过与具体的EDA工具（Synopsys和Cadence）相结合，概括出一个实际可行的ASIC设计的设计流程。图1－1是实际设计过程中较常用的一个流程。Cadence使用说明第4页共389页（接下一页）Cadence使用说明第4页共389页图1－1ASIC设计流程图NCadence使用说明第4页共389页这是深亚微米设计中较常用的设计流程。在该设计流程中，高层次综合和底层的布局布线之间没有明显的界线

8、，高层设计时必须考虑底层