线程级并行的硬件技术研究

线程级并行的硬件技术研究

ID:36565609

大小:5.33 MB

页数:152页

时间:2019-05-12

线程级并行的硬件技术研究_第1页
线程级并行的硬件技术研究_第2页
线程级并行的硬件技术研究_第3页
线程级并行的硬件技术研究_第4页
线程级并行的硬件技术研究_第5页
资源描述:

《线程级并行的硬件技术研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、西北工业大学博士学位论文线程级并行的硬件技术研究姓名:朱霞申请学位级别:博士专业:计算机应用技术指导教师:高德远20030501西北工业大学博士学位论文误预测损失。为了得到适合选择性双路径执行的置信度评估方案,本文对提高处理器性能的转移预测进行深入研究,并根据误预测集群性,提出了新的置信度评估方案一—DcR(DecreaseConstantorReset)方案。DCR方案相对国际上现有方案能有效提高转移误预测被标识为低置信度的概率(thSPEC参数表示),同时能提高标识为低置信度的转移预测最终结果确实错误的概率(FhPVN参数表示)。与国际上最新提出的置信度评估MDC方

2、案比较,DCRT2y案中SPEC值和PVN值的提高分别为151.8%和42.19%。本文采用DCR置信度评估方案指导选择性双路径执行时的路径创建,接着设计了选择性双路径执行的标记符,提出了选择性双路径执行的系统结构,并详细分析了选择性双路径执行的实现策略。本论文在进行各种理论和设计方法分析的同时。还针对采用的设计方法和提出的算法进行了大量的仿真工作,验证了正确性,其结果是令人鼓舞的,也为进一步研究打下了良好的基础。关键词:微处理器线程级并行多线程处理器发射逻辑误预测损失置信度评估选择性双路径执行西北工业大学博士学位论文AbstractThisdissertationiS

3、sponsoredbyNational“TenthFive”advanceresearchproject.Highperformancemicroprocessorarchitectureisinvestigatedandallembedded32-bitmicroprocessorARMP(AviationmicroelectroniccenterRISCMicroProcessor)isresearchedanddeveloped.TheARMP,whichiscontrolledbyapipelinemechanism,hasexcellentrealtimepe

4、rformanceandsupportspreciseinterrupt.TheARMPiscompatibletoPowerPC603eInstructionSetArchitecture(isA),andwillbeimplementedbyO.251.IrnCMOStechnique.Thetransistorcountis3.8million;thepackageissurfacemount240-pinquadfiatpack(QFP240);andthediesizeis98mm2;Themostadvancedresearchprogressonmicro

5、processorarchitectureisextensivelystudiedtogettechnicalpreparationsformicroprocessordesign.Themicroprocessorarchitecturedesignhasenteredtheeraofthreadlevelparallelism.Multithreadedmicroprocessor,whichhasmanyhardwarecontextssharinganexecutioncore,canefficientlyexploitboththeinstructionlev

6、elparallelismandthreadlevelparallelismt0acquirehigherperformanceandbetterperformance/powerratio.InFebruary2002,IntelInc.announcedtheHyper-ThreadingtechniquewhichisusedinIntel@XeonTM.ThisfactindicatesIntel@XeonTMisamultithreadedmicroprocessorwhichhastwohardwarecontextssharinganexecutionCO

7、re.Withsuchresearchbackground,thisdissertationfocusesontheresearchofhardwaretechniquesforthreadlevelparallelisminhighperformancemicroprocessors,especiallythemultithreadedmicroprocessorwhichhassuperscalarexecutioncore.Firstly,forthepurposeofresearchandverificationofmultith

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。