《ch北邮数电》PPT课件

《《ch北邮数电》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第七章可编程逻辑器件王莹博士Wangying@bupt.edu.cn北京邮电大学电信工程学院本章内容ROM（ReadOnlyMemory:只读存储器）PLA、PAL、GALEPLD（ErasablePLD：可擦除的可编程逻辑器件）CPLD/FPGAFPGAPLD的组成可编程逻辑器件（ProgrammableLogicDevice，简称PLD），它的组成为：逻辑单元互连线单元输入/输出单元各单元的功能及相互连接关系都可经编程设置。借助EDA（ElectronicDesignAutomation）工具软件，PLD可为数字系统设计者提供灵活而强大的处理能力。7.1ROM（2）一次性可编程R

2、OM（PROM）。出厂时，存储内容全为1（或全为0），用户可根据自己的需要编程，但只能编程一次。一．ROM的分类按照数据写入方式特点不同，ROM可分为以下几种：（1）固定ROM。厂家把数据写入存储器中，用户无法进行任何修改。（3）光可擦除可编程ROM（EPROM）。采用浮栅技术生产的可编程存储器。其内容可通过紫外线照射而被擦除，可多次编程。（5）快闪存储器（FlashMemory）。也是采用浮栅型MOS管，存储器中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除/写入100次以上。（4）电可擦除可编程ROM（E2PROM）。也是采用浮栅技术生产的可编程

3、ROM，但是构成其存储单元的是隧道MOS管，是用电擦除，并且擦除的速度要快的多（一般为毫秒数量级）。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写（可重复擦写1万次以上）。1.ROM的内部结构由地址译码器和存储矩阵组成。ROM由若干存储单元（字）组成，每一单元存储了m个二进制位（例如8位）。输入给ROM的为n条地址线（例如10条），地址线经地址译码器给出2n条字线，每条字线(Wi)寻址一个存储单元。被寻址的存储单元通过m条位线（Dj）将存储的0、1信息送出ROM。图7.1.1表达了一个n=2、m=4的CMOS-ROM的结构。图中可见

4、2n＝4个存储单元中存储的1、0信息和MOS管的有、无的对应关系。ROM中存储的信息可由制造厂家一次性制作进去，也可由用户写入，后者称为PROM（ProgrammableROM）。W1W0地址译码器+VDD字线Wi位线DjD3D2D1D0A0A10111101011000011W2W3地址线图7.1.1CMOS-ROM的结构示例例存储单元0存储单元1存储单元2存储单元3CS片选ROM的工作原理由地址译码器和或门存储矩阵组成。ROM中的地址译码器用2n条输出字线表达n位地址线上变量的编码，译码的规则是每条字线（Wi）对应n位地址变量的一个最小项，它给出n位地址变量的全部最小项（Wi，i

5、=0～2n-1）。在任何时刻，各Wi中必有一个、只有一个有效。这个与运算阵列在ROM中是固定制备的。各存储单元中具有相同位权的存储MOS管的漏极输出连接在同一条输出数据线（位线Dj）上。同一位线上的各存储位呈或运算关系。由于ROM存储的0、1信息可根据需要制作进入或由用户写入，因而说ROM中的存储矩阵是一个可编程的或运算阵列。D0=W0﹒1+W1﹒0+W2﹒0+W3﹒1D1=W0﹒1+W1﹒1+W2﹒0+W3﹒1D2=W0﹒1+W1﹒0+W2﹒1+W3﹒0D3=W0﹒0+W1﹒1+W2﹒1+W3﹒0ROM是一种与运算固定，或运算可编程的器件，可作为PLD用于实现n个输入变量的多输出（

6、最多m个）组合函数。在实现组合函数时，将函数式整理为最小项表达式并由此决定ROM存储单元的内容，将函数变量输入到ROM的地址线，由ROM的每条数据线得到一个函数输出。二进制码A3A2A1A0循环码D3D2D1D000000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000[例7.1.1]用ROM实现四位自然二进制码与循环码的转换电路解：四位二进制码A3A2A1A0与循环码D3D2D1D0的转

7、换真值表如表7-1。可用4位地址、4位数据的ROM实现此转换的电路。将二进制码A3A2A1A0连接ROM的地址线，由ROM的输出数据线得到循环码D3D2D1D0。D0=∑m(1，2，5，6，9，10，13，14)D1=∑m(2，3，4，5，10，11，12，13)D2=∑m(4，5，6，7，8，9，10，11)D3=∑m(8，9，10，11，12，13，14，15）为表示方便，通常用阵列图描述可编程逻辑器件（PLD）的结构和编程信息。图7.1.2为阵列图中